《數(shù)字電子技術(shù)項(xiàng)目教程》項(xiàng)目4 4位二進(jìn)制數(shù)加法數(shù)碼顯示

1、項(xiàng)目4 4位二進(jìn)制數(shù)加法 數(shù)碼顯示電路的制作 4.1 項(xiàng)目描述 n本項(xiàng)目通過全加器邏輯功能驗(yàn)證、數(shù)值比 較器邏輯功能驗(yàn)證技能訓(xùn)練，4位二進(jìn)制數(shù) 加法數(shù)碼顯示電路的制作，將數(shù)制、碼制、 半加器、全加器、比較器等相關(guān)知識(shí)內(nèi)容 有機(jī)融合。 n項(xiàng)目要求 n二進(jìn)制數(shù)加法數(shù)碼顯示電路，能實(shí)現(xiàn)4位二 進(jìn)制數(shù)相加，并能通過譯碼顯示電路實(shí)現(xiàn) 數(shù)碼顯示。 4.2 項(xiàng)目資訊 n4.2.1數(shù)制與碼制 n1數(shù)制 n數(shù)制就是數(shù)的進(jìn)位制，在日常生活中廣泛應(yīng)用的是十進(jìn)制， 在數(shù)字電路中使用二進(jìn)制、八進(jìn)制和十六進(jìn)制等。 n十進(jìn)制 n十進(jìn)制是以10為基數(shù)的計(jì)數(shù)體制。在十進(jìn)制中，有0、1、 2、3、4、5、6、7、8、9十個(gè)數(shù)碼，

2、它的進(jìn)位規(guī)律是逢 十進(jìn)一。在十進(jìn)制數(shù)中，數(shù)碼所處的位置不同，所代表的 數(shù)值不同。 n2）二進(jìn)制 n二進(jìn)制是以2為基數(shù)的計(jì)數(shù)體制，在二進(jìn)制中，只有0和1 兩個(gè)數(shù)碼，它的進(jìn)位規(guī)律是逢二進(jìn)一，各位權(quán)值是2的整 數(shù)冪。 n3）八進(jìn)制 n八進(jìn)制是以8為基數(shù)的計(jì)數(shù)體制，在八進(jìn)制中，有 0、1、2、3、4、5、6、7八個(gè)不同的數(shù)碼，它的 進(jìn)位規(guī)律是逢八進(jìn)一，各位權(quán)值為基數(shù)8的整數(shù)冪。 n4）十六進(jìn)制 n十六進(jìn)制是以16為基數(shù)的計(jì)數(shù)體制。在十六進(jìn)制 中，有0、1、2、3、4、5、6、7、8、9、A、B、 C、D、E、F十六個(gè)不同的數(shù)碼，其中A、B、C、 D、E、F分別代表10、11、12、13、14、15。它

3、們 的進(jìn)位規(guī)律是逢十六進(jìn)一。各位權(quán)值為16的整數(shù) 冪。 n2 2不同數(shù)制間的轉(zhuǎn)換不同數(shù)制間的轉(zhuǎn)換 n1）非十進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù) n由二進(jìn)制、八進(jìn)制、十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)， 只要將它們按權(quán)展開，求各位數(shù)值之和，即可得 到對(duì)應(yīng)的十進(jìn)制數(shù)。 n n(1011.01)2=123+022+121+120+02- 1+12-2=8+2+1+0.25=(11.25)10 n (172.01)8=182+781+280+08-1+18- 1=64+56+2+0.0125=(122.0125)10 n(8ED.C7)=8162+14161+13160+1216- 1+716-2=(2285.7773)10

4、 n2）十進(jìn)制數(shù)轉(zhuǎn)換成非十進(jìn)制數(shù) n十進(jìn)制數(shù)轉(zhuǎn)換為非十進(jìn)制數(shù)時(shí)，要將其整數(shù)部 分和小數(shù)部分分別轉(zhuǎn)換，結(jié)果合并為目的數(shù)制 形式。 n（1）整數(shù)部分的轉(zhuǎn)換 n整數(shù)部分的轉(zhuǎn)換方法是采用連續(xù)“除基取余”， 一直除到商數(shù)為0為止。最先得到的余數(shù)為整數(shù) 部分的最低位。 n（2）小數(shù)轉(zhuǎn)換的轉(zhuǎn)換方法是采用連續(xù)“乘基取 整”，一直進(jìn)行到乘積的小數(shù)部分為0或滿足要 求的精度為止。最先得到的整數(shù)為小數(shù)部分的 最高位。 n3 3）二進(jìn)制與八進(jìn)制、十六進(jìn)制間相互轉(zhuǎn)換）二進(jìn)制與八進(jìn)制、十六進(jìn)制間相互轉(zhuǎn)換 n 以二進(jìn)制數(shù)的小數(shù)點(diǎn)為起點(diǎn)，分別向左、向右每三位 (或四位)分一組。對(duì)于小數(shù)部分，最低位一組不足三位 (或四位)時(shí)，

5、必須在有效位右邊補(bǔ)0，使其足位；然后， 把每一組二進(jìn)制數(shù)轉(zhuǎn)換成八進(jìn)制(或十六進(jìn)制)數(shù)，并保 持原排序。對(duì)于整數(shù)部分，最高位一組不足位時(shí)，可在 有效位的左邊補(bǔ)0，也可不補(bǔ)。 n4 4）八進(jìn)制數(shù)或十六進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)）八進(jìn)制數(shù)或十六進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù) n 八進(jìn)制(或十六進(jìn)制)數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)時(shí)，只要把八進(jìn) 制(或十六進(jìn)制)數(shù)的每一位數(shù)碼分別轉(zhuǎn)換成三位(或四位) 的二進(jìn)制數(shù)并保持原排序即可。整數(shù)最高位一組左邊 的0及小數(shù)最低位一組右邊的0可以省略。 n2 碼制 n在數(shù)字系統(tǒng)中，二進(jìn)制代碼常用來表示特定的信息。 將若干個(gè)二進(jìn)制代碼0和1按一定規(guī)則排列起來，表 示某種特定含義的代碼，稱為二進(jìn)制代碼

6、，或稱二 進(jìn)制碼。如用一定位數(shù)的二進(jìn)制代碼表示數(shù)字、文 字和字符等。 n1）二-十進(jìn)制代碼 n將十進(jìn)制數(shù)的09十個(gè)數(shù)字用二進(jìn)制數(shù)表示的代碼， 稱為二-十進(jìn)制碼，又稱BCD碼。 n由于4位二進(jìn)制數(shù)碼有16種不同組合，而十進(jìn)制數(shù)只 需用到其中的10中組合，因此二-十進(jìn)制數(shù)代碼有多 種方案。 n（1)8421BCD碼 n8421BCD碼是有權(quán)碼，各位的權(quán)值分別為8、4、2、1。 雖然8421BCD碼的權(quán)值與四位自然二進(jìn)制碼的權(quán)值相 同，但二者是兩種不同的代碼。 n（2)5421BCD碼和2421BCD碼 n5421BCD碼和242lBCD碼也是有權(quán)碼，各位的權(quán)值分 別為5、4、2、1和2、4、2、1

7、。用4位二進(jìn)制數(shù)表示1 位十進(jìn)制數(shù)，每組代碼各位加權(quán)系數(shù)的和為其表示的 十進(jìn)制數(shù)。 n（3)余3BCD碼 n余3碼是862lBCD碼的每個(gè)碼組加3(0011)形成的。其 中的0和9，1和8，2和7，3和6，4和5，各對(duì)碼組相 加均為1111，余3BCD碼也是自補(bǔ)代碼,簡(jiǎn)稱余3碼。余 3碼各位無固定權(quán)值，故屬于無權(quán)碼。 n2）可靠性代碼 n（1）格雷碼 n格雷碼是一種典型的循環(huán)碼，屬于無權(quán)碼，它有 許多形式(如余3循環(huán)碼等)。循環(huán)碼有兩個(gè)特點(diǎn)： 一個(gè)是相鄰性，是指任意兩個(gè)相鄰代碼僅有一位 數(shù)碼不同；另一個(gè)是循環(huán)性，是指首尾的兩個(gè)代 碼也具有相鄰性。 n（2）奇偶校驗(yàn)碼 n奇偶校驗(yàn)碼是最簡(jiǎn)單的檢錯(cuò)

8、碼，它能夠檢測(cè)出傳 輸碼組中的奇數(shù)個(gè)碼元錯(cuò)誤。 n奇偶校驗(yàn)碼的編碼方法：在信息碼組中增加1位奇 偶校驗(yàn)位，使得增加校驗(yàn)位后的整個(gè)碼組具有奇 數(shù)個(gè)l或偶數(shù)個(gè)l的特點(diǎn)。如果每個(gè)碼組中1的個(gè)數(shù) 為奇數(shù)，則稱為奇校驗(yàn)碼；如果每個(gè)碼組中1的個(gè) 數(shù)為偶數(shù)，則稱為偶校驗(yàn)碼。 4.2.2 加法器 n1半加器 n兩個(gè)一位二進(jìn)制數(shù)相加運(yùn)算稱為半加，實(shí)現(xiàn)半加 運(yùn)算功能的電路稱為半加器。 n半加器的輸入是加數(shù)A、被加數(shù)B，輸出是本位和 S、進(jìn)位C，根據(jù)二進(jìn)制數(shù)加法運(yùn)算 n寫表達(dá)式 BABABAS ABC 2. 全加器 n將兩個(gè)多位二進(jìn)制數(shù)相加時(shí)，除了將兩個(gè)同位數(shù) 相加外，還應(yīng)加上來自相鄰低位的進(jìn)位，實(shí)現(xiàn)這 種運(yùn)算的電

9、路稱為全加器。 n全加器具有三個(gè)輸入端，A、B為被加數(shù)和加數(shù)， Ci-1是來自低位的進(jìn)位輸入，兩個(gè)輸出端，Ci是向 高位的進(jìn)位輸出，Si是本位和輸出。 n寫出輸出邏輯表達(dá)式 n 1 iiii CBAS )( 1iiiiii BACBAC 3. 多位加法器 n1）串行進(jìn)位加法器 n要進(jìn)行多位數(shù)相加，最簡(jiǎn)單的方法是將多個(gè)全加器進(jìn)行級(jí) 聯(lián)，稱為串行進(jìn)位加法器。如圖4-3所示是4位串行進(jìn)位加 法器，從圖中可見，兩個(gè)4位相加數(shù)A3A2A1A0和 B3B2B1B0的各位同時(shí)送到相應(yīng)全加器的輸入端，進(jìn)位數(shù) 串行傳送。全加器的個(gè)數(shù)等于相加數(shù)的位數(shù)，最低位全加 器的Ci-1端應(yīng)接0。 n超前進(jìn)位加法器 n為了提

10、高速度，人們又設(shè)計(jì)了一種多位數(shù)快速 進(jìn)位(又稱超前進(jìn)位)的加法器。所謂快速進(jìn)位， 是指在加法運(yùn)算過程中，各級(jí)進(jìn)位信號(hào)同時(shí)送 到各位全加器的進(jìn)位輸入端，現(xiàn)在的集成加法 器，大多采用這種方法。 nCT74LS283是一種典型的快速進(jìn)位的集成4位 加法器；其邏輯符號(hào)如圖所示。 4.2.3數(shù)值比較器 n11位數(shù)值比較器 n當(dāng)兩個(gè)1位二進(jìn)制數(shù)A、B進(jìn)行比較時(shí)，其結(jié)果有以下三種情 況：AB，A=B，AB。比較結(jié)果分別用Y AB，Y A=B， Y AB表示。 n設(shè)AB時(shí)，Y AB=1；A=B時(shí)，Y A=B=1；AB時(shí)，Y A B=1。 n可寫出邏輯函數(shù)表達(dá)式 BAY BA BAY BA BABAABBAY

11、BA n2多位數(shù)值比較器 n如兩個(gè)多位二進(jìn)制數(shù)進(jìn)行比較時(shí)， 則需從高位到低位逐位進(jìn)行比較。 只有在高位相應(yīng)的二進(jìn)制數(shù)相等時(shí)， 才能進(jìn)行低位數(shù)的比較。當(dāng)比較到 某一位二進(jìn)制數(shù)不等時(shí)，其比較結(jié) 果便為兩個(gè)多位二進(jìn)制數(shù)的比較結(jié) 果。 n如兩個(gè)4位二進(jìn)制數(shù)A=A3A2A1A0 和B=B3B2B1B0進(jìn)行大小比較時(shí)， 若A3B3，則AB；若A3B3， 則AB2，則 AB；若A3=B3、A2B2，則 AB。依次類推，直到比較出結(jié)果 為止。 3數(shù)值比較器的擴(kuò)展 n用兩片CT74LS85構(gòu)成一個(gè)8位數(shù)值比較器。 n根據(jù)多位數(shù)值比較規(guī)則，在高位數(shù)相等時(shí)，則比 較結(jié)果取決于低位數(shù)。因此，應(yīng)將兩個(gè)8位二進(jìn)制 數(shù)的高

12、4位接到高位片上，低4位接到低位片上。 4.3技能訓(xùn)練 n實(shí)訓(xùn)內(nèi)容 n將兩個(gè)多位二進(jìn)制數(shù) 相加時(shí)，除了將兩個(gè) 同位數(shù)相加外，還應(yīng) 加上來自相鄰低位的 進(jìn)位。實(shí)現(xiàn)這種運(yùn)算 的電路稱為全加器。 n用與非門和異或門構(gòu) 成全加器，電路如圖 所示。 n實(shí)訓(xùn)步驟 n連接電路 n取74LS00、74LS86按照電路圖連接電路。 n連接電源 n檢查電路連接正確后，接上+5V電源，輸入 端接邏輯電平開關(guān)，輸出端接LED電平指示， 燈亮為1，燈滅為0。 n驗(yàn)證功能 n輸入端按真值表輸入不同數(shù)值，觀察輸出端 接LED電平指示. 4.3.2.數(shù)值比較器邏輯功能驗(yàn)證 n實(shí)訓(xùn)內(nèi)容 n對(duì)兩個(gè)位數(shù)相同的二進(jìn)制整數(shù)進(jìn)行數(shù)值比較

13、 并判定其大小關(guān)系的邏輯電路稱為數(shù)值比較 器。如兩個(gè)多位二進(jìn)制數(shù)進(jìn)行比較時(shí)，則需 從高位到低位逐位進(jìn)行比較。只有在高位相 應(yīng)的二進(jìn)制數(shù)相等時(shí)，才能進(jìn)行低位數(shù)的比 較。當(dāng)比較到某一位二進(jìn)制數(shù)不等時(shí)，其比 較結(jié)果便為兩個(gè)多位二進(jìn)制數(shù)的比較結(jié)果。 比較器功能測(cè)試電路 A0 10 A1 12 A2 13 A3 15 B0 9 B1 11 B2 14 B3 1 AB 4 A=B 3 AB 5 A=B 6 74LS85 VD2 VD3 VD1 200 200 2001K8 VCC +5V S1 S4 S5 S6 S3 S2 S7 S8 n實(shí)訓(xùn)步驟 n1）連接電路 n取74LS85按照電路圖連接電路 n2）

14、連接電源 n檢查電路連接正確后，接上+5V電源，輸入端接 邏輯電平開關(guān)，輸出端接LED電平指示，燈亮為1， 燈滅為0。 n3）驗(yàn)證功能 n輸入端按真值表輸入不同數(shù)值，觀察輸出端接 LED電平指示， 4.4 項(xiàng)目實(shí)施 n14位二進(jìn)制數(shù)加法數(shù)碼顯示電路 4.4.2 項(xiàng)目制作 n1.元器件檢測(cè) n集成4位二進(jìn)制超前進(jìn)位加法器74LS283的檢測(cè)采 用圖4-13所示，邏輯開關(guān)通斷的不同組合，實(shí)現(xiàn) 輸入不同的4位二進(jìn)制數(shù)A3A2A1A0、B3B2B1B0， S4S3S2S1為其和數(shù)輸出，觀察發(fā)光二極管的發(fā)光 和熄滅情況，燈亮為1，燈滅為0，將測(cè)試結(jié)果與 理論分析對(duì)比是否一致，確定74LS283功能是否

15、正常。 n電路中其它元件的檢測(cè)，與前面項(xiàng)目中檢測(cè)方法 相同。 n2.電路安裝 n1）將檢測(cè)合格的元器件按電路圖連接安裝在面包板上。 n2）插接集成電路時(shí)，使兩排引腳與底板上插孔對(duì)應(yīng)，輕輕用力 將電路插上。 n3）導(dǎo)線應(yīng)粗細(xì)適當(dāng)，一般選取直徑為0.60.8mm的單股導(dǎo)線， 最好用不同色線以區(qū)分不同用途。 n4）布線應(yīng)有次序地進(jìn)行，按信號(hào)源的順序從輸入到輸出依次布 線。 n5）連線應(yīng)避免過長(zhǎng)，避免從集成元件上方跨越，避免多次的重 疊交錯(cuò)，以利于布線，更換元件，以及故障檢查和排除。 n6）電路布線應(yīng)整齊、美觀、牢固。水平導(dǎo)線應(yīng)盡量緊貼底板。 n7)安裝過程要細(xì)心，防止導(dǎo)線絕緣層被損傷，不要讓線頭、螺釘、 墊圈等異物落入安裝電路中，以免造成短路或漏電。 n8）電路安裝完后，檢查電路