QuartusII設(shè)計(jì)流程

1、Quartus軟件及其應(yīng)用軟件及其應(yīng)用 Quartus的設(shè)計(jì)流程 圖形編輯輸入法 文本編輯輸入法 圖形編輯輸入法圖形編輯輸入法 編輯設(shè)計(jì)文件編輯設(shè)計(jì)文件 1、建立設(shè)計(jì)項(xiàng)目 打開 QuartusII ，選擇菜單 “File”“New Project Wizard” 即彈出工程設(shè)置對(duì)話框 。 第一行的第一行的 F:CNT 表示工程所在的工表示工程所在的工 作庫(kù)文件夾作庫(kù)文件夾 第二行的第二行的 cnt10 表示此項(xiàng)工程的工程名，表示此項(xiàng)工程的工程名， 此工程名可以取任何名字，一般直接用此工程名可以取任何名字，一般直接用 頂層文件的實(shí)體名作為工程名頂層文件的實(shí)體名作為工程名 第三行是頂層文件的實(shí)體名

2、，這里第三行是頂層文件的實(shí)體名，這里 即為即為 cnt10 2、進(jìn)入文本編輯方式、進(jìn)入文本編輯方式 選擇菜單“File”“New”， 在 New 窗口中的“Device Design Files”中選擇編輯 文件的語(yǔ)言類型，這里選 擇“VHDL File” 。 3、文件存盤、文件存盤 文件存盤。選擇菜單“File” “Save As”，找到要保存 的文件夾F:CNT， 當(dāng)出現(xiàn) 圖 中所示的“Do you want to create a new project with this file?”對(duì)話框時(shí)， 若單擊“是”，則直接進(jìn) 入創(chuàng) 建工程流程 。 4、選擇目標(biāo)芯片、選擇目標(biāo)芯片 執(zhí)行Assi

3、gnmentsDevice 命令，選擇目標(biāo)芯片。 syclone EP1C3TC144 5、編譯、編譯 選擇 Processing 菜單的 Start Compilation 項(xiàng)或 Quartus II工具欄中的Start Compilation快捷鍵，啟動(dòng) 全程編譯。 全程編譯成功 6、引腳鎖定、引腳鎖定 打開工程，在菜單Assignments中選Assignments Editor按 鈕，先單擊右上方的Pin，在location列中雙擊，選中需要的 引腳名，依此類推，鎖定所有引腳。最后點(diǎn)擊盤。 引腳鎖定后，必須再編譯一次。 上面的表格里To列對(duì)應(yīng)的行中雙擊鼠標(biāo)左鍵，將 顯示本工程中所有的輸

4、入輸出端口，選擇要分配 的端口即可，在 Location 對(duì)應(yīng)的行中雙擊鼠標(biāo)左 鍵，將顯示芯片所有的引腳，選擇要使用的引腳 即可。引腳鎖定后，存儲(chǔ)引腳鎖定信息，之后必 須再編譯一次（ProcessingStart Compilation） 7、編程下載、編程下載 選擇主菜單中Tools的Programmer命令 或直接 單擊Start Programming按鈕。 圖形編輯輸入方式圖形編輯輸入方式 l1、建立設(shè)計(jì)項(xiàng)目 l2、進(jìn)入圖形編輯方式 l3、文件存盤 l4、選擇目標(biāo)芯片 l5、編譯 l6、引腳鎖定 l7、編程下載 在原理圖編輯窗中的任何一個(gè)位置上用雙擊鼠標(biāo)，在原理圖編輯窗中的任何一個(gè)位置

5、上用雙擊鼠標(biāo)， 彈出一個(gè)元件選擇窗。彈出一個(gè)元件選擇窗。 元件選擇框元件選擇框 基本邏輯元件庫(kù)基本邏輯元件庫(kù) 參數(shù)可設(shè)置的強(qiáng)函數(shù)元件庫(kù)參數(shù)可設(shè)置的強(qiáng)函數(shù)元件庫(kù) 基本邏輯元件庫(kù)中的元件基本邏輯元件庫(kù)中的元件 由此輸入所需要的元件名由此輸入所需要的元件名 Others庫(kù)庫(kù) 一位全加器原理圖一位全加器原理圖 實(shí)驗(yàn)箱使用注意事項(xiàng)實(shí)驗(yàn)箱使用注意事項(xiàng) l(1)閑置不用GW48系統(tǒng)時(shí)，必須關(guān)閉電源，拔 下電源插頭。 l(2)實(shí)驗(yàn)中當(dāng)選中某種模式后，要按復(fù)位鍵進(jìn) 入該結(jié)構(gòu)模式工作 l(3)更換目標(biāo)芯片時(shí)要注意不要插反或插錯(cuò)， 也不要帶電插拔，確信插對(duì)后才能開電源。其 他接口都可帶電插拔。 數(shù)模轉(zhuǎn)換器件 模數(shù)轉(zhuǎn)

6、換器件 鼠標(biāo)接口 PS/2接口 單片機(jī)接口器件 S1 在線下載接口 接口電路切換座 模塊 配置/下載 在系統(tǒng) 電位器 VR1 顯示控制器件2 顯示控制器件1 檢測(cè)電源 在線下載通訊接口 電路 接口 模擬接口 模式配置鍵 系統(tǒng)復(fù)位 鍵B 鍵A 5V ,+/-12V 3.3V, 2.5V 1.8V 電壓源模塊 SWG9 模式指示 CON1 B2 適配座 目標(biāo)芯片 J3B 在線下載口 目標(biāo)板插座1 目標(biāo)板插座2CON2 21 CPLD/FPGA 目標(biāo)芯片 EDA實(shí)驗(yàn)開發(fā) 數(shù)碼5數(shù)碼4數(shù)碼3數(shù)碼2 D5D4D3D2 鍵8鍵1 頻率計(jì) 時(shí)鐘頻率選擇 JP1AJP1BJP1C 中頻組高頻組低頻組 Cloc

7、k0 UART接口 時(shí)鐘發(fā)生電路 接口電路 視頻接口電路 RS-232 B8 B4 B3 VGA VGA 視頻接口 RS-232 J8 C38 揚(yáng)聲器 50M晶振 ASIC KONXIN D/A信號(hào)輸出 A/D信號(hào)輸入 A/D信號(hào)輸入 J2 AOUT AIN1 AIN0 JP2 D9D10D11D12D16D15D14D13 鍵2鍵3鍵4鍵7鍵6鍵5 ByteBlasterMV ByteBlaster 散熱器 數(shù)碼8數(shù)碼7數(shù)碼6數(shù)碼1 FUSE K1 電源開關(guān) D8D7D6D1 實(shí)驗(yàn)電路信號(hào)資源符號(hào)圖說(shuō)明 譯碼器 (a)(b) HEX (c) 單脈沖 (d)(e) (1) 圖 (a)是十六進(jìn)制

8、7段全譯碼器，它有7位輸出，分別接7段數(shù)碼管的7個(gè) 顯示輸入端：a、b、c、d、e、f和g。它的輸入端為D、C、B、A，其中，D為 最高位，A為最低位。例如，若所標(biāo)輸入的口線為PIO1916，表示PIO19接D， 18接C，17接B，16接A。 (2) 圖 (b)是高低電平發(fā)生器，每按鍵一次，輸出電平由高到低或由低到高 變化一次，且輸出為高電平時(shí)，所按鍵對(duì)應(yīng)的發(fā)光管變亮，反之不亮。 (3) 圖 (c)是十六進(jìn)制碼(8421碼)發(fā)生器，由對(duì)應(yīng)的鍵控制輸出4位二進(jìn)制構(gòu) 成的1位十六進(jìn)制碼，數(shù)的范圍是00001111，即H0HF。每按鍵一次，輸 出遞增1，輸出進(jìn)入目標(biāo)芯片的4位二進(jìn)制數(shù)將顯示在該鍵對(duì)

9、應(yīng)的數(shù)碼管上。 (4) 圖 (d)是單次脈沖發(fā)生器，每按一次鍵，輸出一個(gè)脈沖，與此鍵對(duì)應(yīng)的 發(fā)光管也會(huì)閃亮一次，時(shí)間20 ms。 (5) 圖 (e)是琴鍵式信號(hào)發(fā)生器，當(dāng)按下鍵時(shí)，輸出為高電平，對(duì)應(yīng)的發(fā)光 管發(fā)亮；當(dāng)松開鍵時(shí)，輸出為低電平，此鍵的功能可用于手動(dòng)控制脈沖的寬度。 GW48的連接方式共有的連接方式共有11套電路結(jié)構(gòu)模式套電路結(jié)構(gòu)模式 P240頁(yè)頁(yè) 結(jié)構(gòu)模式NO.0。此電路可用于設(shè)計(jì)頻率計(jì)，周期計(jì)，計(jì)數(shù)器等等 NO.0 實(shí)驗(yàn)電路結(jié)構(gòu)圖 HEX PIO2PIO3PIO4PIO5PIO7PIO6 D1D2D3D4D5D6D7D8 D16D15D14D13D12D11 數(shù)碼1數(shù)碼2數(shù)碼3數(shù)

10、碼4數(shù)碼5數(shù)碼6數(shù)碼7數(shù)碼8 SPEAKER 揚(yáng)聲器 譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器 FPGA/CPLD PIO15-PIO12 PIO11-PIO8 PIO7-PIO2 HEX 鍵1鍵2鍵3鍵4鍵5鍵6鍵7鍵8 PIO47-PIO44 PIO43-PIO40 PIO39-PIO36 PIO35-PIO32 PIO31-PIO28 PIO27-PIO24 PIO23-PIO20 PIO19-PIO16 目標(biāo)芯片 結(jié)構(gòu)模式NO.1。適用于作加法器、減法器、比較器或乘法器 結(jié)構(gòu)模式NO.5。 l(1) 結(jié)構(gòu)圖NO.0此電路可用于設(shè)計(jì)頻率計(jì)、周期計(jì)、計(jì)數(shù)器等。 l(2) 結(jié)構(gòu)圖NO

11、.1：適用于作加法器、減法器、比較器或乘法器等。 l(3) 構(gòu)圖NO.2：可用于作VGA視頻接口邏輯設(shè)計(jì)，或使用數(shù)碼管8至數(shù) 碼管5共4個(gè)數(shù)碼管作七段顯示譯碼方面的實(shí)驗(yàn)； l (4) 構(gòu)圖NO.3：特點(diǎn)是有8個(gè)琴鍵式鍵控發(fā)生器，可用于設(shè)計(jì)八音琴等 電路系統(tǒng)。也可以產(chǎn)生時(shí)間長(zhǎng)度可控的單次脈沖。 l(5) 構(gòu)圖NO.4適合于設(shè)計(jì)移位寄存器和形計(jì)數(shù)器等。 l(6) 構(gòu)圖NO.5此電路結(jié)構(gòu)有較強(qiáng)的功能，特點(diǎn)有3個(gè)單次脈沖發(fā)生器。 主要含9大模塊：普通內(nèi)部邏輯設(shè)計(jì)模塊、RAM/ROM接口、VGA視頻 接口、2個(gè)PS/2鍵盤接口、A/D轉(zhuǎn)換接口、D/A轉(zhuǎn)換接口、LM311接口、 單片機(jī)接口、RS232通信

12、接口。 l(7) 結(jié)構(gòu)圖NO.6此電路與NO.2相似，但增加了2個(gè)4位2進(jìn)制數(shù)發(fā)生器。 l(8) 結(jié)構(gòu)圖NO.7：此電路適合于設(shè)計(jì)時(shí)鐘、定時(shí)器、秒表等。 l(9) 結(jié)構(gòu)圖NO.8：此電路適用于作并進(jìn)/串出或串進(jìn)/并出等工作方式的 寄存器、序列檢測(cè)器和密碼鎖等邏輯設(shè)計(jì)。 l(10) 結(jié)構(gòu)圖NO.9：此電路結(jié)構(gòu)可驗(yàn)證交通燈控制等類似的邏輯電路。 l(11) 結(jié)構(gòu)圖NO.B)：此電路適用于8位譯碼掃描顯示電路方面的實(shí)驗(yàn)。 GW48結(jié)構(gòu)圖信號(hào)名與引腳對(duì)照表結(jié)構(gòu)圖信號(hào)名與引腳對(duì)照表 （249頁(yè)）頁(yè)） 一位全加器的設(shè)計(jì)一位全加器的設(shè)計(jì) 引腳鎖定引腳鎖定 apin_1；bpin_2；cinpin_3；sum

13、pin_11； coutpin_32 選擇編程模式選擇編程模式5 實(shí)驗(yàn)二實(shí)驗(yàn)二 8位全加器的設(shè)計(jì)位全加器的設(shè)計(jì) （1）打開）打開QuartusII，執(zhí)行，執(zhí)行File|New，在，在New窗口中的窗口中的Device Design Files中選擇中選擇VHDL Files，然后在，然后在VHDL文本編譯窗中輸文本編譯窗中輸 入程序。執(zhí)行入程序。執(zhí)行File|Save As，找到已設(shè)立的文件夾，存盤文件名，找到已設(shè)立的文件夾，存盤文件名 應(yīng)該與實(shí)體名一致。應(yīng)該與實(shí)體名一致。 （2）將設(shè)計(jì)項(xiàng)目設(shè)置成可調(diào)用的元件）將設(shè)計(jì)項(xiàng)目設(shè)置成可調(diào)用的元件 選擇選擇Filecreate/updatecreate symbol Files for current file 命令，將轉(zhuǎn)換好的元件存在當(dāng)前工程的路徑文件夾中。命令，將轉(zhuǎn)換好的元件存在當(dāng)前工程的路徑文件夾中。 選擇編程模式選擇編程模式1，鍵，鍵2、鍵、鍵1輸入輸入8位加數(shù)，鍵位加數(shù)，鍵4、鍵、鍵3輸入輸入8位被位被 加數(shù)，鍵加數(shù)，鍵8輸入進(jìn)位輸入進(jìn)位cin，數(shù)碼管，數(shù)碼管6/5顯示和，顯示和，D8顯示進(jìn)位顯示進(jìn)位cout。 end process; end architecture art; 本實(shí)驗(yàn)選擇模式本實(shí)驗(yàn)選擇模式5（NO。5） 4位開關(guān)輸入為位開關(guān)輸入為 D0 1 PIO