計(jì)算機(jī)組成原理作業(yè)1

1、計(jì)算機(jī)計(jì)算機(jī)組成原理 8. 解釋下列解釋下列英文縮寫的中文含義英文縮寫的中文含義： CPU、PC、IR、CU、ALU、ACC、MQ、X、 MAR、MDR、I/O、MIPS、CPI、FLOPS 解：解： CPUCentral Processing Unit，中中 央處理機(jī)（器），央處理機(jī)（器），見見7題；題； PCProgram Counter，程序計(jì)數(shù)器程序計(jì)數(shù)器， 存放當(dāng)前欲執(zhí)行指令的地址存放當(dāng)前欲執(zhí)行指令的地址，并可，并可自動計(jì)數(shù)形自動計(jì)數(shù)形 成下一條指令地址成下一條指令地址的計(jì)數(shù)器；的計(jì)數(shù)器； IRInstruction Register， 指令寄存器指令寄存器，存放當(dāng)前正在執(zhí)行的指令存

2、放當(dāng)前正在執(zhí)行的指令的寄存的寄存 器；器； CUControl Unit，控制單元控制單元（部（部 件），控制器中件），控制器中產(chǎn)生微操作命令序列產(chǎn)生微操作命令序列的部件，的部件， 為控制器的核心部件；為控制器的核心部件； ALUArithmetic Logic Unit，算算 術(shù)邏輯運(yùn)算單元術(shù)邏輯運(yùn)算單元，運(yùn)算器中，運(yùn)算器中完成算術(shù)邏輯運(yùn)完成算術(shù)邏輯運(yùn) 算算的邏輯部件；的邏輯部件； ACCAccumulator，累加器累加器，運(yùn)算，運(yùn)算 器中運(yùn)算前存放操作數(shù)、運(yùn)算后器中運(yùn)算前存放操作數(shù)、運(yùn)算后存放運(yùn)算結(jié)存放運(yùn)算結(jié) 果果的寄存器；的寄存器； MQMultiplier-Quotient Regi

3、ster， 乘商寄存器乘商寄存器，乘法運(yùn)算時(shí)，乘法運(yùn)算時(shí)存放乘數(shù)存放乘數(shù)、除法時(shí)、除法時(shí) 存放商存放商的寄存器。的寄存器。 X此字母沒有專指的縮寫含義，可以此字母沒有專指的縮寫含義，可以 用作任一部件名，在此表示用作任一部件名，在此表示操作數(shù)寄存器操作數(shù)寄存器，即，即 運(yùn)算器中工作寄存器之一，用來運(yùn)算器中工作寄存器之一，用來存放操作數(shù)存放操作數(shù)； MARMemory Address Register， 存儲器地址寄存器存儲器地址寄存器，內(nèi)存中用來，內(nèi)存中用來存放欲訪問存存放欲訪問存 儲單元地址儲單元地址的寄存器；的寄存器； MDRMemory Data Register，存存 儲器數(shù)據(jù)緩沖寄存

4、器儲器數(shù)據(jù)緩沖寄存器，主存中用來，主存中用來存放存放從某單從某單 元元讀出讀出、或、或?qū)懭雽懭肽炒鎯卧炒鎯卧獢?shù)據(jù)的寄存器數(shù)據(jù)的寄存器； I/OInput/Output equipment，輸輸 入入/輸出設(shè)備輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，為輸入設(shè)備和輸出設(shè)備的總稱， 用于計(jì)算機(jī)用于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送內(nèi)部和外界信息的轉(zhuǎn)換與傳送； MIPSMillion Instruction Per Second，每秒執(zhí)行百萬條指令數(shù)每秒執(zhí)行百萬條指令數(shù)，為計(jì)算，為計(jì)算 機(jī)運(yùn)算速度指標(biāo)的一種機(jī)運(yùn)算速度指標(biāo)的一種計(jì)量單位計(jì)量單位； CPICycle Per Instruction，執(zhí)行

5、執(zhí)行 一條指令所需時(shí)鐘周期數(shù)一條指令所需時(shí)鐘周期數(shù)，計(jì)算機(jī)運(yùn)算速度，計(jì)算機(jī)運(yùn)算速度 指標(biāo)指標(biāo)計(jì)量單位計(jì)量單位之一；之一； FLOPSFloating Point Operation Per Second，每秒浮點(diǎn)運(yùn)算次數(shù)每秒浮點(diǎn)運(yùn)算次數(shù)，計(jì)算機(jī)運(yùn)，計(jì)算機(jī)運(yùn) 算速度算速度計(jì)量單位計(jì)量單位之一。之一。 11. 指令和數(shù)據(jù)指令和數(shù)據(jù)都存于存儲器中都存于存儲器中,計(jì)算機(jī)計(jì)算機(jī) 如何如何區(qū)分區(qū)分它們？它們？ 解：計(jì)算機(jī)硬件主要解：計(jì)算機(jī)硬件主要通過不同的時(shí)間通過不同的時(shí)間 段段來區(qū)分指令和數(shù)據(jù)，即：來區(qū)分指令和數(shù)據(jù)，即：取指周期取指周期（或?。ɑ蛉?指微程序）取出的既為指令，指微程序）取出的既為指令，執(zhí)

6、行周期執(zhí)行周期（或（或 相應(yīng)微程序）取出的既為數(shù)據(jù)。相應(yīng)微程序）取出的既為數(shù)據(jù)。 另外也可另外也可通過地址來源區(qū)分通過地址來源區(qū)分，從，從PC指指 出的存儲單元取出的是指令，由出的存儲單元取出的是指令，由指令地址碼指令地址碼 部分提供操作數(shù)地址。部分提供操作數(shù)地址。 第第2章章 計(jì)算機(jī)的發(fā)計(jì)算機(jī)的發(fā) 展及應(yīng)用展及應(yīng)用 3.什么是摩爾定律？該定律是否永遠(yuǎn)生效？什么是摩爾定律？該定律是否永遠(yuǎn)生效？ 為什么？為什么？ 解：解：英特爾的創(chuàng)始人英特爾的創(chuàng)始人Gordon Moore提出提出微芯片集微芯片集 成晶體管的數(shù)目每成晶體管的數(shù)目每3年將翻兩番的規(guī)律年將翻兩番的規(guī)律，被人們稱為，被人們稱為 Moo

7、re（摩爾）定律（摩爾）定律。 該定律不會永遠(yuǎn)生效該定律不會永遠(yuǎn)生效。因?yàn)椤?。因?yàn)椤?1、硅芯片的集成度受其物理極限的制約，不可能無、硅芯片的集成度受其物理極限的制約，不可能無 止境的提高。當(dāng)集成電路的線寬達(dá)到單分子大小的物理止境的提高。當(dāng)集成電路的線寬達(dá)到單分子大小的物理 極限時(shí)，意味著硅芯片的集成度已經(jīng)到了窮途末路的境極限時(shí)，意味著硅芯片的集成度已經(jīng)到了窮途末路的境 地。地。 2、由于硅芯片的集成度的提高，其制作成本也在不、由于硅芯片的集成度的提高，其制作成本也在不 斷的提高。斷的提高。 3、隨著硅芯片的集成度的提高，微處理器內(nèi)部的功、隨著硅芯片的集成度的提高，微處理器內(nèi)部的功 耗、散熱、

8、線延遲等一系列的問題難以解決。耗、散熱、線延遲等一系列的問題難以解決。 系系 統(tǒng)統(tǒng) 總總 線線 4. 為什么要設(shè)置為什么要設(shè)置總線判優(yōu)控制總線判優(yōu)控制？常見的集中？常見的集中 式總線控制有式總線控制有幾種幾種？各有何？各有何特點(diǎn)特點(diǎn)？哪種方式響應(yīng)時(shí)？哪種方式響應(yīng)時(shí) 間間最快最快？哪種方式對電路故障？哪種方式對電路故障最敏感最敏感？ 解：總線判優(yōu)控制解：總線判優(yōu)控制解決多個(gè)部件同時(shí)申請總解決多個(gè)部件同時(shí)申請總 線時(shí)的使用權(quán)分配問題線時(shí)的使用權(quán)分配問題； 常見的集中式總線控制有常見的集中式總線控制有三種三種： 鏈?zhǔn)讲樵?、?jì)數(shù)器查詢、獨(dú)立請求；鏈?zhǔn)讲樵?、?jì)數(shù)器查詢、獨(dú)立請求； 特點(diǎn)：特點(diǎn)：鏈?zhǔn)讲樵兎?/p>

9、式連線簡單，易于擴(kuò)充，鏈?zhǔn)讲樵兎绞竭B線簡單，易于擴(kuò)充， 對電路故障最敏感對電路故障最敏感；計(jì)數(shù)器查詢方式；計(jì)數(shù)器查詢方式優(yōu)先級設(shè)置較優(yōu)先級設(shè)置較 靈活靈活，對故障不敏感，連線及控制過程較復(fù)雜；獨(dú)，對故障不敏感，連線及控制過程較復(fù)雜；獨(dú) 立請求方式立請求方式判優(yōu)速度最快判優(yōu)速度最快，但硬件器件用量大，連，但硬件器件用量大，連 線多，成本較高。線多，成本較高。 14. 設(shè)總線的時(shí)鐘頻率為設(shè)總線的時(shí)鐘頻率為8MHz，一個(gè)一個(gè) 總線周期等于總線周期等于一個(gè)一個(gè)時(shí)鐘周期。如果一個(gè)總線時(shí)鐘周期。如果一個(gè)總線 周期中并行傳送周期中并行傳送16位位數(shù)據(jù)，試問數(shù)據(jù)，試問總線的帶寬總線的帶寬 是多少？是多少？ 解

10、：解： 總線寬度總線寬度 = 16位位/8 =2B 總線帶寬總線帶寬 = 8MHz2B =16MB/s 15. 在一個(gè)在一個(gè)32位位的總線系統(tǒng)中，總線的時(shí)鐘頻的總線系統(tǒng)中，總線的時(shí)鐘頻 率為率為66MHz，假設(shè)總線最短傳輸周期為，假設(shè)總線最短傳輸周期為4個(gè)個(gè)時(shí)鐘周期，時(shí)鐘周期， 試計(jì)算總線的試計(jì)算總線的最大數(shù)據(jù)傳輸率最大數(shù)據(jù)傳輸率。若想。若想提高提高數(shù)據(jù)傳輸率，數(shù)據(jù)傳輸率， 可采取什么可采取什么措施措施？ 解法解法1： 總線寬度總線寬度 =32位位/8 =4B 時(shí)鐘周期時(shí)鐘周期 =1/ 66MHz =0.015s 總線最短傳輸周期總線最短傳輸周期 =0.015s4 =0.06s 總線最大數(shù)據(jù)傳輸率總線最大數(shù)據(jù)傳輸率 = 4B/0.06s =66.67MB/s 解法解法2： 總線工作頻