《EDA原理與應(yīng)用》實(shí)驗(yàn)指導(dǎo)書(季版)

1、eda原理與應(yīng)用 實(shí) 驗(yàn) 指 導(dǎo) 書 編 寫適用專業(yè)：通信工程 閩江學(xué)院計(jì)算機(jī)科學(xué)系 2010年7月前 言在現(xiàn)代通信控制，電子測量等眾多領(lǐng)域，都廣泛的應(yīng)用電子技術(shù)。eda（電子設(shè)計(jì)自動化）技術(shù)的飛速發(fā)展，要求專業(yè)技術(shù)人員能較快地掌握該技術(shù)的應(yīng)用。為了幫助廣大同學(xué)更好地學(xué)習(xí)eda技術(shù)，我們編寫了本實(shí)驗(yàn)指導(dǎo)書。本著快速掌握，即學(xué)即用和實(shí)用易學(xué)的目的，本書采用了理論從略、應(yīng)用從祥的原則。本書包括模擬驗(yàn)證性實(shí)驗(yàn)，以完成一個實(shí)際應(yīng)用為例，引導(dǎo)學(xué)生完成并掌握整個設(shè)計(jì)過程，實(shí)驗(yàn)由簡單到復(fù)雜，由單一到綜合，鞏固和加強(qiáng)學(xué)生對基本理論的掌握，訓(xùn)練提高學(xué)生的基本設(shè)計(jì)能力；設(shè)計(jì)性實(shí)驗(yàn)，提出實(shí)驗(yàn)?zāi)康囊蠛蛯?shí)驗(yàn)內(nèi)容及約束

2、條件，設(shè)計(jì)方案、功能選擇由學(xué)生自行擬定，以培養(yǎng)學(xué)生獨(dú)立組織實(shí)驗(yàn)和創(chuàng)新設(shè)計(jì)的能力。本指導(dǎo)書適用通信工程專業(yè)，共包含六個實(shí)驗(yàn)，其中實(shí)驗(yàn)一、實(shí)驗(yàn)六為必做，實(shí)驗(yàn)二、實(shí)驗(yàn)三、實(shí)驗(yàn)四、實(shí)驗(yàn)五至少選作兩個。目 錄 1、實(shí)驗(yàn)一：quartusii應(yīng)用 12、實(shí)驗(yàn)二：加法器設(shè)計(jì)143、實(shí)驗(yàn)三：優(yōu)先編碼器設(shè)計(jì)164、實(shí)驗(yàn)四：觸發(fā)器設(shè)計(jì)185、實(shí)驗(yàn)五：分頻器設(shè)計(jì)206、實(shí)驗(yàn)六：數(shù)字鐘設(shè)計(jì)227、附：實(shí)驗(yàn)報告格式23實(shí)驗(yàn)一：quartusii應(yīng)用實(shí)驗(yàn)學(xué)時：2學(xué)時實(shí)驗(yàn)類型：驗(yàn)證實(shí)驗(yàn)要求：必修一、實(shí)驗(yàn)?zāi)康耐ㄟ^本實(shí)驗(yàn)的學(xué)習(xí)，使學(xué)生掌握eda工具軟件的應(yīng)用，為后續(xù)理論及實(shí)驗(yàn)學(xué)習(xí)奠定基礎(chǔ)二、實(shí)驗(yàn)內(nèi)容編輯文件，創(chuàng)建工程，編譯，目

3、標(biāo)芯片的配置，仿真。三、實(shí)驗(yàn)組織運(yùn)行要求根據(jù)本實(shí)驗(yàn)的特點(diǎn)、要求和具體條件，采用集中授課形式。四、實(shí)驗(yàn)條件安裝quartusii軟件的計(jì)算機(jī)。五、實(shí)驗(yàn)步驟利用quartus設(shè)計(jì)數(shù)字系統(tǒng)之前，應(yīng)該先建立一個文件夾，此文件夾可作為quartus默認(rèn)的工作庫。quartus中任何一項(xiàng)設(shè)計(jì)都是一項(xiàng)工程，在工程設(shè)計(jì)過程中，會產(chǎn)生許多僅擴(kuò)展名不同的同名文件，放在同一個文件夾下，便于統(tǒng)一管理。出于同樣的原因，不同的設(shè)計(jì)項(xiàng)目最好放在不同的文件夾中。在本例中，建立文件夾d:designs作為工作庫，以便將設(shè)計(jì)過程中的相關(guān)文件存儲于此。1 編輯文件（1）啟動quartus雙擊桌面上的quartus圖標(biāo)或單擊開始按扭

4、，啟動quartus。其初始界面如圖1所示。圖1 初始界面（2）編輯文件單擊標(biāo)題欄中的filenew對話框，如圖2所示。圖2 輸入選擇對話框單擊new對話框的device design files選項(xiàng)卡，選擇編譯文件的語言類型。這里選擇vhdl files，選好后單擊【ok】按鈕，打開vhdl文本編輯器窗口，并在其中輸入圖3所示的程序，這是一個與門的vhdl程序。圖3 文本編輯器輸入完成之后，單擊filesave as選項(xiàng)，將編輯的文本文件存在已建立的文件夾d:designs下，存盤文件名應(yīng)該與vhdl程序的實(shí)體名一致，即ex1_v.vhd。當(dāng)出現(xiàn)問句do you want to create

5、時，可選“否”。2創(chuàng)建工程（1）打開建立新工程向?qū)螕鬴ilenew project wizard菜單，出現(xiàn)新建工程向?qū)υ捒?，如圖4所示。圖4 新建工程向?qū)г趫D4中，單擊【next】按鈕，出現(xiàn)如圖5所示的工程基本設(shè)置對話框。圖5 工程基本設(shè)置在最上面的輸入框中輸入工作庫文件夾的地址，本例的地址是d:designs，或者單擊該對話框最上一欄右側(cè)的【】按鈕，出現(xiàn)如圖6所示的對話框。如果所見與圖6不同，可單擊查找范圍輸入框旁的下三角按鈕，在下拉框中選定d: designs文件夾后，單擊【打開】按鈕，返回圖5。(2) 將設(shè)計(jì)文件加入工程中單擊圖7中的【next】按鈕，在彈出的對話框中，將與本工程有關(guān)

6、的文件加入，有兩種方法：一種是單擊右邊的【add all】按鈕，將設(shè)定工程目錄中的所有vhdl文件加入到工程文件欄；另一種是單擊【add 】按鈕，從工程目錄中選出相關(guān)的vhdl文件。完成后，如圖8所示。圖6 選擇文件夾目錄圖5中間的輸入框要求輸入該工程的名稱，一般可以用頂層文件的名稱作為工程名稱，本例的頂層文件名是ex1_v。最下面的輸入框要求輸入頂層設(shè)計(jì)文件實(shí)體的名稱，本例頂層文件的實(shí)體名稱是ex1_v。完成后，如圖7所示。圖7 新建工程基本情況圖8 加入設(shè)計(jì)文件(3) 選擇仿真器和綜合器類型單擊圖8中的【next】按鈕，這時彈出選擇仿真器和綜合器類型的窗口。如果選擇默認(rèn)的none，表示使用

7、quartus中自帶的仿真器和綜合器。在本例中都選默認(rèn)的none選項(xiàng)。如圖9所示。圖9 eda工具設(shè)置(4) 選擇目標(biāo)芯片單擊圖9中的【next】按鈕，根據(jù)系統(tǒng)設(shè)計(jì)的實(shí)際需要選擇目標(biāo)芯片。首先在family欄選擇芯片系列，本例選擇acex20ke系列。在此欄下方，詢問選擇目標(biāo)器件的方式，選no，表示允許編程器自動選擇該系列中的一個器件；單擊yes選項(xiàng)，表示手動選擇。如圖10所示。圖10 器件模式本例采用手動選擇，單擊圖10中的【next】按鈕，選擇此系列的具體芯片：ep20k30etc144-1，如圖11所示。圖11 目標(biāo)器件選擇單擊【next】按鈕后，彈出工程設(shè)置統(tǒng)計(jì)窗口，如圖12所示。圖1

8、2 摘要(5) 結(jié)束設(shè)置最后單擊圖12中的【finish】按鈕，結(jié)束設(shè)置。在quartus主窗口的左側(cè)，如圖13所示。圖13 工程管理窗口該圖是工程ex1_v 的工程管理窗口(或稱compilation hierarchy窗口)，主要顯示本工程項(xiàng)目的層次結(jié)構(gòu)和各層次的實(shí)體名。3目標(biāo)芯片的配置(1) 選擇目標(biāo)芯片單擊標(biāo)題欄中的assignmentssettings菜單，在彈出的對話框中選category下的device選項(xiàng)，然后在右側(cè)選擇目標(biāo)芯片ep20k30etc144-1（此芯片已在建立工程時選定了）。也可在available devices欄分別單擊package（封裝形式）、pin co

9、unt（管腳數(shù)量）和speed（速度）來選定芯片。如圖14所示。圖14 選擇器件對話框(2) 選擇目標(biāo)器件編程配置方式單擊圖14中的【device & pin options】（本例中字母d被擋住了）按鈕進(jìn)入器件與管腳操作對話框，首先選擇configuration項(xiàng)，在此框的下方有相應(yīng)的說明，在此可選configuration方式為passive serial，這種方式可以直接由pc機(jī)配置，也可由專用配置器件進(jìn)行配置。使用的配置器件選auto（系統(tǒng)自動配置），如圖15所示。圖15 配置選項(xiàng)卡(3) 選擇輸出配置單擊圖15中的programming files選項(xiàng)卡，可以選hexadecimal

10、，即產(chǎn)生下載文件的同時，產(chǎn)生十六進(jìn)制配置文件，start（起始地址）設(shè)為0，count（計(jì)數(shù)）設(shè)為up（遞增方式）。如圖16所示。此文件可用于單片機(jī)與eprom構(gòu)成的fpga配置電路系統(tǒng)。圖16 程序文件選項(xiàng)卡(4) 選擇目標(biāo)器件閑置管腳的狀態(tài)單擊圖16中的unused pins選項(xiàng)卡，可根據(jù)實(shí)際需要選擇目標(biāo)器件空閑管腳的狀態(tài)，有三種狀態(tài)可供選擇：作為輸入并呈高阻狀態(tài)、作為輸出并呈低電平狀態(tài)、作為輸出并呈不確定狀態(tài)。也可以對空閑管腳不作任何選擇，而由編程器自動配置。如圖17所示。圖17 空閑管腳設(shè)置選項(xiàng)卡4編譯（1）編譯單擊標(biāo)題欄中的processingstart compilation選項(xiàng)，

11、啟動全程編譯。編譯包括對設(shè)計(jì)輸入的多項(xiàng)處理操作，其中包括排錯、數(shù)據(jù)網(wǎng)表文件提取、邏輯綜合、適配、裝配文件（仿真文件與編程配置文件）生成，以及基于目標(biāo)器件的工程時序分析等。如果工程文件中有錯誤，在下方的信息欄中會顯示出來。可雙擊此條提示信息，在閃動的光標(biāo)處（或附近）仔細(xì)查找，改正后存盤，再次進(jìn)行編譯，直到?jīng)]有錯誤為止。編譯成功的標(biāo)志是所有進(jìn)程都完成，如圖18所示。圖18 編譯進(jìn)程信息（2） 閱讀編譯報告編譯成功后可以看到編譯報告，如圖19所示。左邊欄目是編譯處理信息目錄，右邊是編譯報告。這些信息也可以在processing菜單下的compilation report處見到。圖19 編譯報告5仿真

12、仿真就是對設(shè)計(jì)項(xiàng)目進(jìn)行一項(xiàng)全面徹底的測試，以確保設(shè)計(jì)項(xiàng)目的功能和時序特性符合設(shè)計(jì)要求，保證最后的硬件器件的功能與原設(shè)計(jì)相吻合。仿真可分為功能仿真和時序仿真。功能仿真只測試設(shè)計(jì)項(xiàng)目的邏輯行為，而時序仿真不但測試邏輯行為，還測試器件在最差條件下的工作情況。(1) 建立波形文件與max+plus仿真操作相同，仿真前必須建立波形文件。單擊filenew選項(xiàng)，打開文件選擇窗口。然后單擊other files選項(xiàng)卡，選擇其中的vector waveform file選項(xiàng)。如圖20所示。圖20 新文件選擇(2) 打開波形編輯器單擊圖20中的【ok】按鈕，即出現(xiàn)空白的波形編輯器，如圖21所示。圖21 波形編輯

13、器為了使仿真時間設(shè)置在一個合理的時間區(qū)域上，單擊editend time選項(xiàng)，在彈出窗口中的time輸入框鍵入50，單位選us，即整個仿真域的時間設(shè)定為50微秒，如圖22所示。圖22 仿真時間設(shè)置單擊【ok】按鈕。結(jié)束設(shè)置后，要將波形文件存盤。單擊filesave as選項(xiàng)，將波形文件以文件名ex1_v.vwf（默認(rèn)名）存入文件夾d:designs中。(3) 輸入信號節(jié)點(diǎn)單擊viewutility windowsnode finder選項(xiàng)，會打開一個對話框。在該對話框的filter空白欄中選pins：all，然后點(diǎn)擊【list】按鈕。在下方的nodes found窗口中會出現(xiàn)了設(shè)計(jì)工程的所有端

14、口管腳名，如圖23所示。圖23 管腳編輯用鼠標(biāo)將輸入端口節(jié)點(diǎn)a、b和輸出信號節(jié)點(diǎn)c逐個拖到波形編輯窗口，如圖24所示。圖24 波形編輯單擊圖23中的關(guān)閉按鈕，關(guān)閉node finder窗口。(4) 編輯輸入波形波形編輯器的按鈕操作方法與max+plus相同。利用這些按鈕，分別給輸入管腳編輯波形，如圖25所示。圖25 已編輯輸入波形(5) 啟動仿真及閱讀仿真報告單擊標(biāo)題欄中的processingstart simulation選項(xiàng)，即可啟動仿真器。如圖26所示。圖26 仿真結(jié)果從圖26中可以看出，本次設(shè)計(jì)與門的輸出有著明顯的延時。單擊左側(cè)的欄目，能夠打開仿真報告。六、實(shí)驗(yàn)報告報告第一行必須寫上“

15、班級、姓名、座號、時間”，其中“時間”要跟實(shí)際實(shí)驗(yàn)時間一致。報告中寫出實(shí)驗(yàn)?zāi)康摹?shí)驗(yàn)設(shè)備、實(shí)驗(yàn)內(nèi)容（本次實(shí)驗(yàn)僅要求寫出所完成內(nèi)容的提綱，不要求寫出具體步驟）。實(shí)驗(yàn)二：加法器設(shè)計(jì)實(shí)驗(yàn)學(xué)時：2學(xué)時實(shí)驗(yàn)類型：驗(yàn)證實(shí)驗(yàn)要求：選修一、實(shí)驗(yàn)?zāi)康膶W(xué)習(xí)利用組合電路設(shè)計(jì)加法器。掌握利用結(jié)構(gòu)描述設(shè)計(jì)程序的方法。二、實(shí)驗(yàn)內(nèi)容設(shè)計(jì)一個1位全加器，設(shè)計(jì)4位全加器，利用兩個4位全加器構(gòu)成一個8位全加器。三、實(shí)驗(yàn)原理加法器是數(shù)字系統(tǒng)中的基本邏輯器件，多位加法器的構(gòu)成有并行進(jìn)位和串行進(jìn)位兩種進(jìn)位方式。并行進(jìn)位加法器設(shè)有并行進(jìn)位產(chǎn)生邏輯，運(yùn)算速度較快；串行進(jìn)位方式是將全加器級聯(lián)構(gòu)成多位加法器。并行進(jìn)位加法器通常比串行級聯(lián)加法器

16、占用更多的資源，隨著位數(shù)的增加，相同位數(shù)的并行加法器與串行加法器的資源占用差距快速增加。因此，在工程中使用加法器時，要在速度和容量之間尋找平衡。下表是一位全加器真值表，通過串行級聯(lián)的方法可以構(gòu)成多位全加器。輸入輸出abcicos0000000101010010111010001101101101011111布爾表達(dá)式為：s=abcico=ab+aci+bci四、實(shí)驗(yàn)組織運(yùn)行要求根據(jù)本實(shí)驗(yàn)的特點(diǎn)、要求和具體條件，采用集中授課形式。五、實(shí)驗(yàn)條件安裝quartusii軟件的計(jì)算機(jī)。六、實(shí)驗(yàn)步驟1設(shè)計(jì)1位全加器。2. 利用1位全加器設(shè)計(jì)如圖1所示的4位全加器。3利用兩個4位全加器級聯(lián)構(gòu)成一個8位全加器

17、。4仿真驗(yàn)證。七、思考題實(shí)驗(yàn)內(nèi)容3采用文本輸入方式和原理圖輸入方式兩種方法設(shè)計(jì)八、實(shí)驗(yàn)報告報告第一行必須寫上“班級、姓名、座號、時間”，其中“時間”要跟實(shí)際實(shí)驗(yàn)時間一致。報告中寫出實(shí)驗(yàn)?zāi)康?、?shí)驗(yàn)設(shè)備、實(shí)驗(yàn)內(nèi)容。對于文本輸入方式設(shè)計(jì)，在實(shí)驗(yàn)報告中要給出源程序代碼；對于原理圖方式設(shè)計(jì)，要在實(shí)驗(yàn)報告中粘貼原理圖。仿真驗(yàn)證的結(jié)果要求抓圖，并粘貼在實(shí)驗(yàn)報告中。實(shí)驗(yàn)三：優(yōu)先編碼器設(shè)計(jì)實(shí)驗(yàn)學(xué)時：2學(xué)時實(shí)驗(yàn)類型：驗(yàn)證實(shí)驗(yàn)要求：選修一、實(shí)驗(yàn)?zāi)康倪M(jìn)一步熟悉硬件描述語言的使用，學(xué)習(xí)優(yōu)先權(quán)編碼器的設(shè)計(jì)，掌握組合邏輯電路的設(shè)計(jì)方法。二、實(shí)驗(yàn)內(nèi)容設(shè)計(jì)一個優(yōu)先編碼器，利用if語句的條件向上相與關(guān)系。三、實(shí)驗(yàn)原理74/54系

18、列148/348是優(yōu)先編碼器，低電平有效，圖1是它的功能圖，表1是它的真值表。表1 優(yōu)先編碼器真值表輸入輸出e1d0d1d2d3d4d5d6d7q0q1q2gse01xxxxxxxx11111011111111111100xxxxxxx0000010xxxxxx01001010xxxxx011010010xxxx0111011010xxx01111100010xx011111101010x01111111100100111111111101四、實(shí)驗(yàn)組織運(yùn)行要求根據(jù)本實(shí)驗(yàn)的特點(diǎn)、要求和具體條件，采用集中授課形式。五、實(shí)驗(yàn)條件安裝quartusii軟件的計(jì)算機(jī)。六、實(shí)驗(yàn)步驟1根據(jù)所給真值表寫出源程

19、序。2仿真驗(yàn)證。七、思考題比較順序語句和并行語句的異同八、實(shí)驗(yàn)報告報告第一行必須寫上“班級、姓名、座號、時間”，其中“時間”要跟實(shí)際實(shí)驗(yàn)時間一致。報告中寫出實(shí)驗(yàn)?zāi)康摹?shí)驗(yàn)設(shè)備、實(shí)驗(yàn)內(nèi)容。在實(shí)驗(yàn)報告中要給出源程序代碼，并回答思考題。仿真驗(yàn)證的結(jié)果要求抓圖，并粘貼在實(shí)驗(yàn)報告中。實(shí)驗(yàn)四：觸發(fā)器設(shè)計(jì)實(shí)驗(yàn)學(xué)時：2學(xué)時實(shí)驗(yàn)類型：驗(yàn)證實(shí)驗(yàn)要求：選修一、實(shí)驗(yàn)?zāi)康恼莆諘r序電路的設(shè)計(jì)方法，學(xué)習(xí)d觸發(fā)器的設(shè)計(jì)，學(xué)習(xí)jk觸發(fā)器的設(shè)計(jì)。二、實(shí)驗(yàn)內(nèi)容設(shè)計(jì)d觸發(fā)器，jk觸發(fā)器。在d觸發(fā)器和jk觸發(fā)器的基礎(chǔ)上設(shè)計(jì)其他類型的觸發(fā)器，如t觸發(fā)器，帶異步復(fù)位、置位的d觸發(fā)器。三、實(shí)驗(yàn)原理上升沿觸發(fā)的d觸發(fā)器有一個數(shù)據(jù)輸入端d，時鐘

20、輸入端clk，數(shù)據(jù)輸出端q，表1是它的真值表。表1 d觸發(fā)器真值表數(shù)據(jù)輸入時鐘輸入數(shù)據(jù)輸出dclkqx0不變x1不變0上升沿01上升沿1jk沿觸發(fā)的種類很多，可以從不同的真值表，寫出不同的jk觸發(fā)器的設(shè)計(jì)程序。在此設(shè)計(jì)一個通用的jk觸發(fā)器，表2是它的真值表。表2 jk觸發(fā)器真值表輸入端輸出端psetclrclkjkq/q01xxx1010xxx0100xxxxx11上升沿010111上升沿11翻轉(zhuǎn)翻轉(zhuǎn)11上升沿00不變不變11上升沿1010四、實(shí)驗(yàn)組織運(yùn)行要求根據(jù)本實(shí)驗(yàn)的特點(diǎn)、要求和具體條件，采用集中授課形式。五、實(shí)驗(yàn)條件安裝quartusii軟件的計(jì)算機(jī)。六、實(shí)驗(yàn)步驟1分析、仿真和驗(yàn)證兩種觸

21、發(fā)器的邏輯功能和觸發(fā)方式2在d觸發(fā)器和jk觸發(fā)器的基礎(chǔ)上設(shè)計(jì)其他類型的觸發(fā)器，如t觸發(fā)器，帶異步復(fù)位、置位的d觸發(fā)器。t觸發(fā)器的條件為：t=1時，q=not q，在時鐘上升沿賦值。 t=0時，q=q，在時鐘上升沿賦值。 帶異步復(fù)位/置位的d觸發(fā)器真值表如下表所示。clrpsetdclkq0xxx010xx1110上升沿0111上升沿111x0不變11x1不變3仿真驗(yàn)證。七、思考題分析、比較各種不同觸發(fā)器的原理和工作方式八、實(shí)驗(yàn)報告報告第一行必須寫上“班級、姓名、座號、時間”，其中“時間”要跟實(shí)際實(shí)驗(yàn)時間一致。報告中寫出實(shí)驗(yàn)?zāi)康?、?shí)驗(yàn)設(shè)備、實(shí)驗(yàn)內(nèi)容。在實(shí)驗(yàn)報告中要給出源程序代碼，并回答思考題。仿

22、真驗(yàn)證的結(jié)果要求抓圖，并粘貼在實(shí)驗(yàn)報告中。實(shí)驗(yàn)五：分頻器設(shè)計(jì)實(shí)驗(yàn)學(xué)時：2學(xué)時實(shí)驗(yàn)類型：驗(yàn)證實(shí)驗(yàn)要求：選修一、實(shí)驗(yàn)?zāi)康姆诸l器在的應(yīng)用非常廣泛，掌握分頻器的設(shè)計(jì)方法，為后續(xù)實(shí)用系統(tǒng)設(shè)計(jì)打好基礎(chǔ)。二、實(shí)驗(yàn)內(nèi)容設(shè)計(jì)偶數(shù)分頻的分頻器，設(shè)計(jì)奇數(shù)分頻的分頻器。三、實(shí)驗(yàn)原理在數(shù)字電路中，常需要對較高頻率的時鐘進(jìn)行分頻操作，得到較低頻率的時鐘信號。下面講講對各種分頻系數(shù)進(jìn)行分頻的方法：第一，偶數(shù)倍分頻：偶數(shù)倍分頻是大家都比較熟悉的分頻，通過計(jì)數(shù)器計(jì)數(shù)是完全可以實(shí)現(xiàn)的。如進(jìn)行n倍偶數(shù)分頻，那么可以通過由待分頻的時鐘觸發(fā)計(jì)數(shù)器計(jì)數(shù)，當(dāng)計(jì)數(shù)器從0計(jì)數(shù)到n/2-1時，輸出時鐘進(jìn)行翻轉(zhuǎn)，并使計(jì)數(shù)器復(fù)位，使得下一個時鐘從零

23、開始計(jì)數(shù)。以此循環(huán)下去。這種方法可以實(shí)現(xiàn)任意的偶數(shù)分頻。第二，奇數(shù)倍分頻：奇數(shù)倍分頻有兩種實(shí)現(xiàn)方法：首先，完全可以通過計(jì)數(shù)器來實(shí)現(xiàn)，如進(jìn)行三分頻，通過待分頻時鐘上升沿觸發(fā)計(jì)數(shù)器進(jìn)行模三計(jì)數(shù)，當(dāng)計(jì)數(shù)器計(jì)數(shù)到鄰近值進(jìn)行兩次翻轉(zhuǎn)，比如可以在計(jì)數(shù)器計(jì)數(shù)到1時，輸出時鐘進(jìn)行翻轉(zhuǎn)，計(jì)數(shù)到2時再次進(jìn)行翻轉(zhuǎn)。即是在計(jì)數(shù)值在鄰近的1和2進(jìn)行了兩次翻轉(zhuǎn)。這樣實(shí)現(xiàn)的三分頻占空比為1/3或者2/3。如果要實(shí)現(xiàn)占空比為50%的三分頻時鐘，可以通過待分頻時鐘下降沿觸發(fā)計(jì)數(shù)，和上升沿同樣的方法計(jì)數(shù)進(jìn)行三分頻，然后下降沿產(chǎn)生的三分頻時鐘和上升沿產(chǎn)生的時鐘進(jìn)行相或運(yùn)算，即可得到占空比為50%的三分頻時鐘。這種方法可以實(shí)現(xiàn)任意的

24、奇數(shù)分頻。四、實(shí)驗(yàn)組織運(yùn)行要求根據(jù)本實(shí)驗(yàn)的特點(diǎn)、要求和具體條件，采用集中授課形式。五、實(shí)驗(yàn)條件安裝quartusii軟件的計(jì)算機(jī)。六、實(shí)驗(yàn)步驟1設(shè)計(jì)分頻器，可以對輸入時鐘信號clk進(jìn)行8分頻、12分頻2設(shè)計(jì)分頻器，可以對輸入時鐘信號clk進(jìn)行3分頻，且要求輸出時鐘占空比為50%3仿真驗(yàn)證。七、參考程序分頻器端口定義library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all; entity clkdiv isport(clk : in std_logic

25、; -占空比1：1周期信號輸入 clk_div3 : out std_logic; -3分頻輸出 clk_div8 : out std_logic; -8分頻輸出 clk_div12 : out std_logic); -12分頻輸出end clk_div;八、實(shí)驗(yàn)報告報告第一行必須寫上“班級、姓名、座號、時間”，其中“時間”要跟實(shí)際實(shí)驗(yàn)時間一致。報告中寫出實(shí)驗(yàn)?zāi)康?、?shí)驗(yàn)設(shè)備、實(shí)驗(yàn)內(nèi)容。在實(shí)驗(yàn)報告中要給出源程序代碼，實(shí)體定義要求與參考程序一致。仿真驗(yàn)證的結(jié)果要求抓圖，并粘貼在實(shí)驗(yàn)報告中。實(shí)驗(yàn)六：數(shù)字鐘設(shè)計(jì)實(shí)驗(yàn)學(xué)時：6學(xué)時實(shí)驗(yàn)類型：設(shè)計(jì)實(shí)驗(yàn)要求：必修一、實(shí)驗(yàn)?zāi)康耐ㄟ^自行設(shè)計(jì)一個具有計(jì)時和校時功能

26、的數(shù)字鐘，培養(yǎng)學(xué)生獨(dú)立解決實(shí)際問題的能力以及創(chuàng)新能力。二、實(shí)驗(yàn)內(nèi)容設(shè)計(jì)一個數(shù)字鐘，具有校時組合電路模塊，計(jì)時時序電路模塊，控制顯示組合電路模塊。三、設(shè)計(jì)任務(wù)1、計(jì)時功能采用24小時方式，顯示小時、分鐘和秒2、校時可采用雙鍵校時方式，mode鍵和set鍵，前者選擇時鐘模式，包括計(jì)時、秒校時、分鐘校時和小時校時，后者作為校時脈沖。也可自行設(shè)計(jì)其他校時方式。3、可自行選擇是否設(shè)計(jì)按鍵消抖控制。4、結(jié)果用6個共陽極數(shù)碼管顯示出來。四、實(shí)驗(yàn)組織運(yùn)行要求根據(jù)本實(shí)驗(yàn)的特點(diǎn)、要求和具體條件，采用集中授課形式。五、實(shí)驗(yàn)條件安裝quartusii軟件的計(jì)算機(jī)。六、實(shí)驗(yàn)步驟1查閱資料，制定設(shè)計(jì)方案，包括整體設(shè)計(jì)思路

27、，各功能模塊的實(shí)現(xiàn)方法。2形成書面方案，經(jīng)指導(dǎo)教師審閱后開始實(shí)施。3具體實(shí)現(xiàn)各功能模塊，各模塊單獨(dú)仿真驗(yàn)證，完成頂層實(shí)體設(shè)計(jì)、編譯、仿真。4. 作品驗(yàn)收。5. 完成實(shí)驗(yàn)報告。七、實(shí)驗(yàn)報告報告第一行必須寫上“班級、姓名、座號、時間”，其中“時間”要跟實(shí)際實(shí)驗(yàn)時間一致。報告中寫出實(shí)驗(yàn)?zāi)康摹?shí)驗(yàn)設(shè)備、實(shí)驗(yàn)內(nèi)容。在實(shí)驗(yàn)報告中要給出源程序代碼。仿真驗(yàn)證的結(jié)果要求抓圖，并粘貼在實(shí)驗(yàn)報告中。附：實(shí)驗(yàn)報告格式實(shí)驗(yàn)* *班級： 座號： 姓名： 時間： 一、實(shí)驗(yàn)?zāi)康模憾?shí)驗(yàn)設(shè)備：三、實(shí)驗(yàn)內(nèi)容：四、實(shí)驗(yàn)記錄：（可選）1、2、3、五、思考題：（可選）1、2、3、六、實(shí)驗(yàn)結(jié)論：1、2、備注：手寫的實(shí)驗(yàn)報告必須使用“實(shí)

28、驗(yàn)報告紙”統(tǒng)一書寫,書寫時必須寫上“班級、姓名、座號、時間”，其中“時間”要跟實(shí)際實(shí)驗(yàn)時間一致；實(shí)驗(yàn)報告電子文檔書寫格式請參照該模板，教師可根據(jù)課程實(shí)際情況自行增加、刪減細(xì)項(xiàng)。ut2apodfxxc02gybkskcww97mrqqwhoj5tl15zt6jipyytycummtarp3v1n5luizi3xh3bhwyreko8d9g7nmzqowpjetldrw08gvs8dsdqqygc3ce7moo2tlf0jf1gk74iuxybmtivr97ckrfvqult5fn2t6mpjr6rbzvpsortzvij5nb5ndvvsr4iwr1twlfkglspzuhrjq3cmzu98e

29、uouijdlszqpmvrw9zkupxf8wfug9l2g9277g2rtipa1ypczeuqxpkbhtvdcooqozxuz3vjrzmocijym62zchmeootyes8ebmm932tbz2yo09rtszeys8zrd2yktj8l6jeazvajnfbtrylvsm6ofbftoxvrffn7owiygjlamkunxjybz5rrb7r4vsur9zpfzfmfsjhcfca37lnw2vvlrkn7r8psz1bn6oric5hu5z6hcxayqynpog8duybawqsl20csg06dh2sm8hltgpkicskrgopdpuhbj1lmpk7lydvc6n

30、nmwl3fwhzftfvyaary7lhssxj10v3ph3y19bxyr77ib7cpzsu2tijqe3hkqkkau9kskcphkxuikvvyjzpg2yijrkqfbggovyqkuxnwi9omnjtt6qilzxtyrf7d20fbmabcfiixrqkusvnxbppfuxyq1fjskfsubkgs2duvqc9sz4jkbgn4qqv66pyoarjurnfj3txyfclzieeptwfjthpheipdfnqnr2hjqkv2dzwtmpdjqkbcxmovdsjqctjagjmdlskpgad2s0h0vmzgaht36gyuez7umank1ndreubeqdgrx0venqgnsyib2ilq3siqrnl4m56t7z8y8da5k0kupn5nzg4jvjdtffhyt82aogqkxo4vblmleiy2p7hthbho07rcfttxodydppdtqso7wxd0j6fkklgm4wodzplhtrr2xgqn13hqy59zu1gegdyqnihntavsieuefqcyfucjwd3vk5