電子技術基礎數(shù)字部分第7章

1、第七章第七章 半導體存儲器半導體存儲器 存儲器存儲器用以存儲二進制信息的器件用以存儲二進制信息的器件。 半導體存儲器的分類：半導體存儲器的分類： 根據(jù)使用功能的不同，半導體存儲器可分為兩大類：根據(jù)使用功能的不同，半導體存儲器可分為兩大類： （1）隨機存取存儲器（）隨機存取存儲器（RAM）也叫做讀）也叫做讀/寫存儲器。既能寫存儲器。既能 方便地讀出所存數(shù)據(jù)，又能隨時寫入新的數(shù)據(jù)。方便地讀出所存數(shù)據(jù)，又能隨時寫入新的數(shù)據(jù)。RAM的的 缺點是數(shù)據(jù)易失，即一旦掉電，所存的數(shù)據(jù)全部丟失。缺點是數(shù)據(jù)易失，即一旦掉電，所存的數(shù)據(jù)全部丟失。 （2）只讀存儲器（）只讀存儲器（ROM）。其內容只能讀出不能寫入。）

2、。其內容只能讀出不能寫入。 存儲的數(shù)據(jù)不會因斷電而消失，即具有非易失性。存儲的數(shù)據(jù)不會因斷電而消失，即具有非易失性。 存儲器的容量：存儲器的容量存儲器的容量：存儲器的容量=字長（字長（n）字數(shù)（字數(shù)（m） 一一 RAM的基本結構的基本結構 由存儲矩陣、地址譯碼器、讀寫控制器、輸入由存儲矩陣、地址譯碼器、讀寫控制器、輸入/輸出控制、輸出控制、 片選控制等幾部分組成。片選控制等幾部分組成。 7.1 隨機存取存儲器隨機存取存儲器（RAM） 存儲矩陣 讀/寫 控制器控制器 地 址 譯 碼 器 地 址 碼 輸 片選 讀/寫控制 輸入/輸出 入入 1. 存儲矩陣存儲矩陣 圖中，圖中，1024個字排個字排

3、列成列成3232的矩的矩 陣。陣。 為了存取方便，給為了存取方便，給 它們編上號。它們編上號。 3 2 行 編 號 為行 編 號 為 X 0、 、 X1、X31， 3 2 列 編 號 為列 編 號 為 Y 0、 、 Y1、Y31。 這樣每一個存儲單這樣每一個存儲單 元都有了一個固元都有了一個固 定的編號，稱為定的編號，稱為 地址。地址。 2地址譯碼器地址譯碼器將寄存器將寄存器 地址所對應的二進制數(shù)譯地址所對應的二進制數(shù)譯 成有效的行選信號和列選成有效的行選信號和列選 信號，從而選中該存儲單信號，從而選中該存儲單 元。元。 采用雙譯碼結構。采用雙譯碼結構。 行地址譯碼器：行地址譯碼器：5輸入輸入

4、32輸出，輸出， 輸入為輸入為A0、A1 、A4， 輸出為輸出為X0、X1、X31； 列地址譯碼器：列地址譯碼器：5輸入輸入32輸出，輸出， 輸入為輸入為A5、A6 、A9， 輸出為輸出為Y0、Y1、Y31， 這樣共有這樣共有10條地址線。條地址線。 例如，輸入地址碼例如，輸入地址碼A9A8A7A6A5A4A3A2A1A0=0000000001，則行選線，則行選線 X11、列選線、列選線Y01，選中第，選中第X1行第行第Y0列的那個存儲單元。列的那個存儲單元。 3 RAM的存儲單元的存儲單元 例例. 六管六管NMOS靜態(tài)存儲單元靜態(tài)存儲單元 4. 片選及輸入片選及輸入/輸出控制電路輸出控制電路

5、 當選片信號當選片信號CS1時，時，G5、G4輸出為輸出為0，三態(tài)門，三態(tài)門G1、G2、G3均處于高阻狀均處于高阻狀 態(tài)，輸入態(tài)，輸入/輸出（輸出（I/O）端與存儲器內部完全隔離，存儲器禁止讀）端與存儲器內部完全隔離，存儲器禁止讀/寫操作，寫操作， 即不工作；即不工作； & & G G G CS R/W 3 4 5 1 G D D I/O G2 當當CS0時，時，芯片被選通：當芯片被選通：當 1時，時，G5輸出高電平，輸出高電平，G3被打開，于被打開，于 是被選中的單元所存儲的數(shù)據(jù)出現(xiàn)在是被選中的單元所存儲的數(shù)據(jù)出現(xiàn)在I/O端，存儲器執(zhí)行讀操作；端，存儲器執(zhí)行讀操作； 當當 0時，時，G4輸出

6、高電平，輸出高電平，G1、G2被打開，此時加在被打開，此時加在I/O端的數(shù)據(jù)以端的數(shù)據(jù)以 互補的形式出現(xiàn)在內部數(shù)據(jù)線上，存儲器執(zhí)行寫操作。互補的形式出現(xiàn)在內部數(shù)據(jù)線上，存儲器執(zhí)行寫操作。 二二. RAM的工作時序（以寫入過程為例）的工作時序（以寫入過程為例） 讀出操作過程如下：讀出操作過程如下： （1）欲寫入單元的地址加到存儲器的地址輸入端；）欲寫入單元的地址加到存儲器的地址輸入端； （2）加入有效的選片信號）加入有效的選片信號CS； （3）將待寫入的數(shù)據(jù)加到數(shù)據(jù)輸入端。）將待寫入的數(shù)據(jù)加到數(shù)據(jù)輸入端。 （3）在）在 線上加低電平，進入寫工作狀態(tài)；線上加低電平，進入寫工作狀態(tài)； （4）讓選片信

7、號）讓選片信號CS無效，無效，I/O端呈高阻態(tài)。端呈高阻態(tài)。 tWC 寫入單元的地址ADD tWP CS R/W I/O 寫入數(shù)據(jù) AS t WR t DW t DH t 三三 RAM的容量擴展的容量擴展 1位擴展位擴展 用用8片片1024（1K）1位位RAM構成的構成的10248位位RAM系統(tǒng)。系統(tǒng)。 10241RAM A AA R/WCS 0 1. I/O I/O . 10241RAM A AA R/WCS 01. I/O I/O 10241RAM A AA R/WCS 01 9 . I/O I/O . A A 0 1 R/W CS 0 17 9 9 9 A 2字擴展字擴展 用用8片片1K

8、8位位RAM構成的構成的8K8位位RAM。 0 1 . G 2A 12 74LS138 A Y +5V . G C 7 Y . G2B A Y A . 11A 1 10 . B . A . A I/O 10248RAM 1 00 0 R/W 7 R/W 1 R/W . 9A 10248RAM 90 . A 0 I/O R/WA 10248RAM CS 9 AA CS I/O 9 1AA . A 1 CS 1 A A 0 I/O 0 I/O I/O0 I/O1 I/O1 I/O1 7I/O7I/O7I/O . . . 4RAM的芯片簡介的芯片簡介(6116)(6116) 61166116為為2K

9、2K8 8位靜態(tài)位靜態(tài)CMOSRAMCMOSRAM 芯片引腳排列圖：芯片引腳排列圖： A0A10是地址碼輸入端，是地址碼輸入端，D0D7是是 數(shù)據(jù)輸出端，數(shù)據(jù)輸出端， 是選片端，是選片端， 是輸出使能端，是輸出使能端， 是寫入控制端。是寫入控制端。 1 2 3 4 5 6 7 8 9 10 11 1213 14 15 16 17 18 19 20 21 22 23 24 6116 7 6 5 4 3 2 1 1 2 A A A A A A A D D 0 0 A D V A A WE OE CS D D D D D A DD 8 9 10 7 6 5 4 3 GND （2）一次性可編程）一次性

10、可編程ROM（PROM）。出廠時，存儲內容全為）。出廠時，存儲內容全為1（或全（或全 為為0），用戶可根據(jù)自己的需要編程，但只能編程一次。），用戶可根據(jù)自己的需要編程，但只能編程一次。 7.2 只讀存儲器只讀存儲器(ROM) 一一 ROM的分類的分類 按照數(shù)據(jù)寫入方式特點不同，按照數(shù)據(jù)寫入方式特點不同，ROM可分為以下幾種：可分為以下幾種： （1）固定）固定ROM。廠家把數(shù)據(jù)寫入存儲器中，用戶無法進行任何修改。廠家把數(shù)據(jù)寫入存儲器中，用戶無法進行任何修改。 （3）光可擦除可編程）光可擦除可編程ROM（EPROM）。采用浮柵技術生產(chǎn)的可編程）。采用浮柵技術生產(chǎn)的可編程 存儲器。其內容可通過紫外線

11、照射而被擦除，可多次編程。存儲器。其內容可通過紫外線照射而被擦除，可多次編程。 （5）快閃存儲器（）快閃存儲器（Flash Memory）。也是采用浮柵型）。也是采用浮柵型MOS管，存儲器管，存儲器 中數(shù)據(jù)的擦除和寫入是分開進行的，數(shù)據(jù)寫入方式與中數(shù)據(jù)的擦除和寫入是分開進行的，數(shù)據(jù)寫入方式與EPROM相同，相同， 一般一只芯片可以擦除一般一只芯片可以擦除/寫入寫入100次以上。次以上。 （4）電可擦除可編程）電可擦除可編程ROM（E2PROM）。也是采用浮柵技術生產(chǎn)的可）。也是采用浮柵技術生產(chǎn)的可 編程編程ROM，但是構成其存儲單元的是隧道，但是構成其存儲單元的是隧道MOS管，是用電擦除，并管

12、，是用電擦除，并 且擦除的速度要快的多（一般為毫秒數(shù)量級）。且擦除的速度要快的多（一般為毫秒數(shù)量級）。E2PROM的電擦除的電擦除 過程就是改寫過程，它具有過程就是改寫過程，它具有ROM的非易失性，又具備類似的非易失性，又具備類似RAM的功的功 能，可以隨時改寫（可重復擦寫能，可以隨時改寫（可重復擦寫1萬次以上）。萬次以上）。 二二ROM的結構及工作原理的結構及工作原理 1. ROM的內部結構的內部結構 由地址譯碼器和存儲矩陣組成。由地址譯碼器和存儲矩陣組成。 0單元 1單元 i單元 單元2 1 n W W W W D D D 0 1 i n 2 1 0 1 b1 位線 存儲單元存儲單元 .

13、. . . . 字線 輸出數(shù)據(jù) 輸 1 A A 器 . 地 入 址 譯 0 n1 地 碼 址 A . 2. ROM的基本的基本 工作原理：工作原理： 由地址譯碼器由地址譯碼器 和或門存儲矩陣組成。和或門存儲矩陣組成。 例：存儲容量為例：存儲容量為 44的的ROM 0A A 1 1 1 1 W0 3 W W2 1 W D3 D2 1 D D0 1 地 址 譯 碼 器 二極管固定二極管固定ROM舉例舉例 （1）電路組成：）電路組成： 由二極管與門和由二極管與門和 或門構成。或門構成。 與門陣列組成與門陣列組成 譯碼器，或門譯碼器，或門 陣列構成存儲陣列構成存儲 陣列。陣列。 A 1 0 1 1 A

14、1 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . EN D EN EN D D D EN . D D D D 0 0 11 2 2 3 3 輸出緩沖器 位 線 WWWW 01 23 字線 . 與 門 陣 列 （譯碼器） （編碼器） 門 陣 列 或 EN VCC （2）輸出信號表達式）輸出信號表達式 與門陣列輸出表達式：與門陣列輸出表達式： （3）ROM存儲內容的真值表存儲內容的真值表 或門陣列輸出表達式：或門陣列輸出表達式： 0 1 0 AAW 0 1 1 AAW 012 AA

15、W 013 AAW 200 WWD 3211 WWWD 3202 WWWD 313 WWD 1.作函數(shù)運算表電路作函數(shù)運算表電路 【例【例7.21】試用試用ROM構成能實現(xiàn)函數(shù)構成能實現(xiàn)函數(shù)y=x2的運算表電路，的運算表電路，x的取值范的取值范 圍為圍為015的正整數(shù)。的正整數(shù)。 三三 ROM的應用的應用 【解】【解】（1）分析要求、設定變量）分析要求、設定變量 自變量自變量x的取值范圍為的取值范圍為015的正整數(shù)，對應的的正整數(shù)，對應的4位二進制正整數(shù)，用位二進制正整數(shù)，用 B=B3B2B1B0表示。根據(jù)表示。根據(jù)y=x2的運算關系，可求出的運算關系，可求出y的最大值是的最大值是152 22

16、5，可以用，可以用8位二進制數(shù)位二進制數(shù)Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。表示。 （2）列真值表）列真值表函數(shù)運算表函數(shù)運算表 Y7=m12+m13+m14+m15 （3）寫標準與或表達式）寫標準與或表達式 Y4=m4+m5+m7+m9+m11+m12 Y6=m8+m9+m10+m11+m14+m15 Y5=m6+m7+m10+m11+m13+m15 Y3=m3+m5+m11+m13 Y1=0 Y2=m2+m6+m10+m14 (4)畫畫ROM存儲矩陣結點連接圖存儲矩陣結點連接圖 為做圖方便，我們將為做圖方便，我們將ROM矩陣中的二極管用節(jié)點表示。矩陣中的二極管用節(jié)點表示。 Y0= m

17、1+m3+m5+m7+m9+m11+m13+m15 【解】【解】 （1）寫出各函數(shù)的標準與或表達式：）寫出各函數(shù)的標準與或表達式： 按按A、B、C、D順序排列變量，將順序排列變量，將Y1、Y2、 、Y4擴展成為四變量邏輯函數(shù)。 擴展成為四變量邏輯函數(shù)。 2.實現(xiàn)任意組合邏輯函數(shù)實現(xiàn)任意組合邏輯函數(shù) 【例【例7.22】試用試用ROM實現(xiàn)下列函數(shù)：實現(xiàn)下列函數(shù)： ABCCBACBACBAY 1 CABCY 2 ABCDDCABDCBADBCACDBADCBAY 3 BCDACDABDABCY 4 ），（ ），（ ），（ ），（ 151413117 15129630 1514111076 15149

18、85432 4 3 2 1 m m m m Y Y Y Y （2）選用）選用164位位ROM，畫存儲矩陣連線圖：，畫存儲矩陣連線圖： 四四EPROM舉例舉例2764 VV ppcc CS PGM AA DD 12 0 07 地 2764 AA 12 0 DD 7 CS 0 PGM Vpp ccV 引腳 功能 地址輸入 芯片使能 編程脈沖 電壓輸入 數(shù) 據(jù) A A A A A A A A A A A 0 1 2 3 4 5 6 7 8 9 10 A A 11 12 O O O O O 0 O 1 2O 3 4 5O 6 7 2 23 21 24 25 3 4 5 6 7 8 9 8kB8 276

19、4 10 1 27 PGM (PGM) VIH 20 CS OE CS OE 22 11 12 13 15 16 17 18 19 地 址 輸 入 數(shù) 據(jù)據(jù) 輸 出 VCC VPP 28 GND 14 五五.ROM容量的擴展容量的擴展 （1）字長的擴展（位擴展）字長的擴展（位擴展） 現(xiàn)有型號的現(xiàn)有型號的EPROM，輸出多為，輸出多為8位。位。 下圖是將兩片下圖是將兩片2764擴展成擴展成8k16位位EPROM的連線圖。的連線圖。 . . . . . . . . . . . . A A O O OCS OE 0 0 12 7 . . . . . . . . . . . . A A O O OCS

20、 OE 0 0 12 7 CS OE A0A12 70 DD8 15DD 13 13 13 88 地址總線 數(shù)據(jù)總線 8kB88kB8 27642764 UU 12 用用8片片2764擴展成擴展成64k8位的位的EPROM： （2）字數(shù)擴展（地址碼擴展）字數(shù)擴展（地址碼擴展） . . . . . . . . . . . . A A O O OCS OE 0 0 12 7 OE 0 AA12 DD 70 O . . 0 . . . . . . . . . 12 0 A 7 O OE A CS O O . . 0 . . . . . . . . . 12 0 A 7 O OE A CS O . .

21、 . . . A A Y Y G G 0 0A1 2 G1 7 . . . . Y1 276427642764 74LS138 U1 U2U8 +5V A A A 13 14 15 2A 2B 13 13 13 13 8 8 8 8 地址總線 數(shù)據(jù)總線 本章小節(jié)本章小節(jié) 2 2RAMRAM是一種時序邏輯電路，具有記憶功能。其存儲的數(shù)據(jù)隨電源斷電是一種時序邏輯電路，具有記憶功能。其存儲的數(shù)據(jù)隨電源斷電 而消失，因此是一種易失性的讀寫存儲器。它包含有而消失，因此是一種易失性的讀寫存儲器。它包含有SRAMSRAM和和DRAMDRAM兩兩 種類型，前者用觸發(fā)器記憶數(shù)據(jù)，后者靠種類型，前者用觸發(fā)器記憶數(shù)據(jù)，后者靠MOSMOS管柵極電容存儲數(shù)據(jù)。管柵極電容存儲數(shù)據(jù)。 因此，在不停電的情況下，因此，在不停電的情況下，SR