半導(dǎo)體測(cè)試基礎(chǔ)-

1、第1章半導(dǎo)體測(cè)試基礎(chǔ)第1節(jié)基礎(chǔ)術(shù)語(yǔ)描述半導(dǎo)體測(cè)試的專業(yè)術(shù)語(yǔ)很多，這里只例舉部分基礎(chǔ)的：1. DUT需要被實(shí)施測(cè)試的半導(dǎo)體器件通常叫做DUT （Device Under Test,我們常簡(jiǎn) 稱被測(cè)器件”），或者叫UUT （Unit Under Test）。首先我們來(lái)看看關(guān)于器件引腳的常識(shí)，數(shù)字電路期間的引腳分為“信號(hào)”、 “由漪”和“軸”二都分信號(hào)腳，包括話I、話出、三態(tài)和雙向四類，輸入：在外部信號(hào)和器件部邏輯之間起緩沖作用的信號(hào)輸入通道；輸入 管腳感應(yīng)其上的電壓并將它轉(zhuǎn)化為部邏輯識(shí)別的“0和“1電 平。輸出：專芯片部邏輯和外部環(huán)境之間起緩沖作用的信號(hào)輸出通道；輸出 管腳提供正確的邏輯“0”或“

2、1”的電壓，并提供合適的驅(qū)動(dòng)能 力（電流）。三態(tài)：輸出的一類，它有關(guān)閉的能力（達(dá)到髙電阻值的狀態(tài)）O雙向：擁有輸入、輸出功能并能達(dá)到髙阻態(tài)的管腳。電源腳，“電源”和“地”統(tǒng)稱為電源腳，因?yàn)樗鼈兘M成供電回 路，有著與信號(hào)引腳不同的電路結(jié)構(gòu)。VCC： TTL器件的供電輸入引腳。VDD： CMOS器件的供電輸入引腳。VSS：為VCC或VDD提供電流回路的引腳。GND：地，連接到測(cè)試系統(tǒng)的參考電位節(jié)點(diǎn)或VSS,為信號(hào)引腳或其他電 路節(jié)點(diǎn)提供參考0電位；對(duì)于單一供電的器件，我們稱VSS為GNDo2. 測(cè)試程序半導(dǎo)體測(cè)試程序的目的是控制測(cè)試系統(tǒng)硬件以一定的方式保證被測(cè)器件達(dá)到 或超越它的那些被具體定義在器

3、件規(guī)格書(shū)里的設(shè)計(jì)指標(biāo)。測(cè)試程序通常分為幾個(gè)部分，如DC測(cè)試、功能測(cè)試、AC測(cè)試等。DC測(cè)試驗(yàn) 證電壓及電流參數(shù)；功能測(cè)試驗(yàn)證芯片部一系列邏輯功能操作的正確性；AC測(cè) 試用以保證芯片能在特定的時(shí)間約束完成邏輯操作。程序控制測(cè)試系統(tǒng)的硬件進(jìn)行測(cè)試，對(duì)每個(gè)測(cè)試項(xiàng)給岀pass或fail的結(jié)果。 Pass指器件達(dá)到或者超越了其設(shè)計(jì)規(guī)格；F“1則相反器件沒(méi)有達(dá)到設(shè)計(jì)要求, 不能用于最終應(yīng)用。測(cè)試程序還會(huì)將器件按照它們?cè)跍y(cè)試中表現(xiàn)岀的性能進(jìn)行相 應(yīng)的分類，這個(gè)過(guò)程叫做Binning” ,也稱為分Bin” .舉個(gè)例子，一個(gè)微 處理器，如果可以在150MHz下正確執(zhí)行指令，會(huì)被歸為最好的一類，稱之為“Bin 1

4、:而它的某個(gè)兄弟，只能在100MHz下做同樣的事情，性能比不上它，但是也 不是一無(wú)是處應(yīng)該扔掉，還有可以應(yīng)用的領(lǐng)域，則也許會(huì)被歸為Bin 2”，賣 給只要求100MHz的客戶。程序還要有控制外圍測(cè)試設(shè)備比如Handler和Probe的能力；還要搜集和 提供摘要性質(zhì)（或格式）的測(cè)試結(jié)果或數(shù)據(jù)，這些結(jié)果或數(shù)據(jù)提供有價(jià)值的信息 給測(cè)試或生產(chǎn)工程師，用于良率（Yield）分析和控制。第2節(jié)正確的測(cè)試方法經(jīng)常有人問(wèn)道：“怎樣正確地創(chuàng)建測(cè)試程序？ ”這個(gè)問(wèn)題不好回答，因?yàn)閷?duì) 于什么是正確的或者說(shuō)最好的測(cè)試方式，一直沒(méi)有一個(gè)單一明了的界定，某種情 形下正確的方式對(duì)另一種情況來(lái)說(shuō)不見(jiàn)得最好。很多因素都在影響著

5、測(cè)試行為的 構(gòu)建方式，下面我們就來(lái)看一些影響力大的因素。測(cè)試程序的用途。下面的清單例舉了測(cè)試程序的常用之處，每一項(xiàng)都有其特殊要求也就需 要相應(yīng)的測(cè)試程序：Wafer Test測(cè)試晶圓（wafer）每一個(gè)獨(dú)立的電路單元（Die）,這是半導(dǎo)體后段區(qū)分良品與不良品的第一道 工序,也被稱為“Wafer Sort、CP測(cè)試等.Package Test晶圓被切割成獨(dú)立的電路單元，且每個(gè)單元都被封裝出來(lái)后，需要經(jīng)歷此測(cè)試以驗(yàn)證封裝過(guò) 程的正確性并保證器件仍然能達(dá)到它的設(shè)計(jì)指標(biāo)，也稱為“Final Test、FT測(cè)試、成品測(cè)試等。Quality Assurance Test質(zhì)量保證測(cè)試，以抽樣檢測(cè)方式確保Pa

6、ckage Test執(zhí)行的正確性，即確保pass的中沒(méi)有不合格品。Device Characterization器件特性描述，決定器件工作參數(shù)圍的極限值。Pre/Post Burn-In在器件Burn-in” 之前和之后進(jìn)行的測(cè)試，用于驗(yàn)證老化過(guò)程有沒(méi)有引起一些參數(shù)的漂 移。這一過(guò)程有助于清除含有潛在失效（會(huì)在使用一段間后暴露出來(lái)）的芯片。軍品測(cè)試，執(zhí)行更為嚴(yán)格的老Miliary Test 化測(cè)試標(biāo)準(zhǔn)，如擴(kuò)大溫度圍，并對(duì)測(cè)試結(jié)果進(jìn)行歸檔。Incoming Inspection收貨檢驗(yàn)，終端客戶為保證購(gòu)買的芯片質(zhì)量在應(yīng)用之前進(jìn)行的檢查或測(cè)試。Assembly Verification封裝驗(yàn)證，用

7、于檢驗(yàn)芯片經(jīng)過(guò)了封裝過(guò)程是否仍然完好并驗(yàn)證封裝過(guò)程本身的正確 性。這一過(guò)程通常在FT測(cè)試時(shí)一并實(shí)施。Fa訂ure Analysis失效分析，分析失效芯片的故障以確定失效原因，找到影響良率的關(guān)鍵因素，并提高芯片 的可靠性。測(cè)試系統(tǒng)的性能。測(cè)試程序要充分利用測(cè)試系統(tǒng)的性能以獲得良好的測(cè)試覆蓋率，一些測(cè) 試方法會(huì)受到測(cè)試系統(tǒng)硬件或軟件性能的限制。髙端測(cè)試機(jī)：髙度精確的時(shí)序一一精確的高速測(cè)試大的向量存儲(chǔ)器不需要去重新加載測(cè)試向復(fù)合 PMU (Parametric Measurement Unit)可進(jìn)行并行測(cè)試，以減少測(cè)試時(shí)間活性可編程的電流加載簡(jiǎn)化硬件電路，增加靈PerPin的時(shí)序和電平一一簡(jiǎn)化測(cè)試

8、開(kāi)發(fā)，減少測(cè)試時(shí)間低端測(cè)試機(jī)：低速、低精度一一也許不能充分滿足測(cè)試需求小的向量存儲(chǔ)器一一也許需要重新加載向量， 增加測(cè)試時(shí)間單個(gè)PMU 只能串行地進(jìn)行DC測(cè)試，增加測(cè) 試時(shí)間均分資源(時(shí)序/電平)一一增加測(cè)試程序復(fù)雜 度和測(cè)試時(shí)間測(cè)試環(huán)節(jié)的成本。這也許是決定什么需要被測(cè)試以及以何種方式滿足這些測(cè)試的唯一的最 重要的因素，測(cè)試成本在器件總的制造成本中占了很大的比重，因此許多與測(cè)試 有關(guān)的決定也許僅僅取決于器件的售價(jià)與測(cè)試成本。例如，某個(gè)器件可應(yīng)用于游 戲機(jī)，它賣15元；而同樣的器件用于人造衛(wèi)星，則會(huì)賣3500元。每種應(yīng)用有其 獨(dú)特的技術(shù)規(guī)，要求兩種不同標(biāo)準(zhǔn)的測(cè)試程序o 3500元的器件能支持昂貴

9、的測(cè) 試費(fèi)用，而15元的器件只能支付最低的測(cè)試成本。測(cè)試開(kāi)發(fā)的理念。測(cè)試?yán)砟钪灰粋€(gè)公司部測(cè)試人員之間關(guān)于什么是最優(yōu)的測(cè)試方法的共同 的觀念，這卻決于他們特殊的要求.芯片產(chǎn)品的售價(jià)，并受他們以往經(jīng)驗(yàn)的影響。 在測(cè)試程序開(kāi)發(fā)項(xiàng)目啟動(dòng)之前，測(cè)試工程師必須全面地上面提到的每一個(gè)環(huán)節(jié)以 決定最佳的解決方案。開(kāi)發(fā)測(cè)試程序不是一件簡(jiǎn)單的正確或者錯(cuò)誤的事情，它是 一個(gè)在給定的狀況下尋找最佳解決方案的過(guò)程。第3節(jié)測(cè)試系統(tǒng)測(cè)試系統(tǒng)稱為ATE,由電子電路和機(jī)械硬件組成，是由同一個(gè)主控制器指揮 下的電源、計(jì)量?jī)x器、信號(hào)發(fā)生器、模式(pattern)生成器和其他硬件項(xiàng)目的集合體，用于模仿被測(cè)器件將會(huì)在應(yīng)用中體驗(yàn)到的操作

10、條件，以發(fā)現(xiàn)不合格的產(chǎn) 口 口口 O測(cè)試系統(tǒng)硬件由運(yùn)行一組指令（測(cè)試程序）的計(jì)算機(jī)控制，在測(cè)試時(shí)提 供合適的電壓、電流、時(shí)序和功能狀態(tài)給DLT并監(jiān)測(cè)DUT的響應(yīng)，對(duì)比每次測(cè)試 的結(jié)果和預(yù)先設(shè)定的界限，做出pass或fail的判斷。測(cè)試系統(tǒng)的臟圖2-1顯示所有數(shù)字測(cè)試系統(tǒng)都含有的基本模塊，雖然很多 新的測(cè)試系統(tǒng)包含了更多的硬件，但這作為起點(diǎn)，我們還是拿它來(lái)介紹。“CPU”是系統(tǒng)的控制中心，這里的CPU不同于電腦中的中央處 理器，它由控制測(cè)試系統(tǒng)的計(jì)算機(jī)及數(shù)據(jù)輸入輸出通道組成。許多新的測(cè)試 系統(tǒng)提供一個(gè)網(wǎng)絡(luò)接口用以傳輸測(cè)試數(shù)據(jù)；計(jì)算機(jī)硬盤和Memory用來(lái)存儲(chǔ) 本地?cái)?shù)據(jù)；顯示器及鍵盤提供了測(cè)試操作

11、員和系統(tǒng)的接口。Basic Test System ComponentsSystem Povei SuppliesTiming, Fo matting, Masking and Timeset MemorynetworkInterfaceSystem Clocks and CalibrationCircuitsPattanMemory foi Paiallel and ScanVectors PMUPrecision Measurement UnitSpecialTesterOptionsLOtidBoard withDUTDPS andReferenceSupplies (for VDD9

12、VIL VIH,VOL, VOH)CPU with HrdDisk. Tap e Drive, Keyboard t VideoBinBoxInternal ControllerCPUTest Head Pin Electronics Drivers, Comparators, Extetiul Cmreirt Loads, Instiumeiit etc.Interface圖2-1通用測(cè)試系統(tǒng)部結(jié)構(gòu)DC子系統(tǒng)包含有DPS （Device Power Supplies,器件供電單元）、RVS （Reference Voltage Supplies,參考電壓源）.PMU（Precision Me

13、asurement Unit,精密測(cè)量單元）。DPS為被測(cè)器件的電源管腳提供電壓和電流；RVS 為系統(tǒng)部管腳測(cè)試單元的驅(qū)動(dòng)和比較電路提供邏輯0和邏輯1電平提供參考 電壓,這些電壓設(shè)置包括：VIL. VIH. VOL和VOH。性能稍遜的或者老一點(diǎn) 的測(cè)試系統(tǒng)只有有限的RVS,因而同一時(shí)間測(cè)試程序只能提供少量的輸入和 輸出電平。這里先提及一個(gè)概念,utester pin”,也叫做tester channel 它是一種探針，和Loadboard背面的Pad接觸為被測(cè)器件的管腳提供信號(hào)。 當(dāng)測(cè)試機(jī)的pins共享某一資源，比如RS則此資源稱為uShared Resource”。 一些測(cè)試系統(tǒng)稱擁有per

14、 pin的結(jié)構(gòu)，就是說(shuō)它們可以為每一個(gè)pin獨(dú) 立地設(shè)置輸入及輸出信號(hào)的電平和時(shí)序。DC子系統(tǒng)還包含PMU （精密測(cè)量單元,Precision Measurement Unit） 電路以進(jìn)行精確的DC參數(shù)測(cè)試，一些系統(tǒng)的PMU也是per pin結(jié)構(gòu)，安裝 在測(cè)試頭（Test Head）中。（PMU我們將在后面進(jìn)行單獨(dú)的講解）每個(gè)測(cè)試系統(tǒng)都有髙速的存儲(chǔ)器稱為pattern memoryn或vectormemoryM去存儲(chǔ)測(cè)試向量（vector 或 pattern）。Test pattern （注：本人弩鈍，一直不知道這個(gè)pattern的準(zhǔn)確翻譯，很多譯者將其直譯為“模 式J我認(rèn)為有點(diǎn)欠妥，實(shí)際上

15、它就是一個(gè)二維的真值表；將test pattern 翻譯成“測(cè)試向量”吧，那vector又如何區(qū)別？呵呵，還想聽(tīng)聽(tīng)大家意 見(jiàn)）描繪了器件設(shè)計(jì)所期望的一系列邏輯功能的輸入輸出的狀態(tài)，測(cè)試系統(tǒng) 從pattern memory中讀取輸入信號(hào)或者叫驅(qū)動(dòng)信號(hào)（Drive）的pattern狀 態(tài)，通過(guò)tester pin輸送給待測(cè)器件的相應(yīng)管腳；再?gòu)钠骷敵龉苣_讀取 相應(yīng)信號(hào)的狀態(tài)，與pattern中相應(yīng)的輸出信號(hào)或者叫期望（Expect）信號(hào) 進(jìn)行比較。進(jìn)行功能測(cè)試時(shí)，pattern為待測(cè)器件提供激勵(lì)并監(jiān)測(cè)器件的輸 出，如果器件輸入與期望不相符，則一個(gè)功能失效產(chǎn)生了。有兩種類型的測(cè) 試向量一一并行向量和

16、掃描向量，大多數(shù)測(cè)試系統(tǒng)都支持以上兩種向量。Timing分區(qū)存儲(chǔ)有功能測(cè)試需要用到的格式、掩蓋（mask）和時(shí)序設(shè)置 等數(shù)據(jù)和信息，信號(hào)格式（波形）和時(shí)間沿標(biāo)識(shí)定義了輸入信號(hào)的格式和對(duì) 輸出信號(hào)進(jìn)行采樣的時(shí)間點(diǎn)。Timing分區(qū)從pattern memory那里接收激勵(lì) 狀態(tài)（“0”或者“廣）,結(jié)合時(shí)序及信號(hào)格式等信息，生成格式化的數(shù)據(jù) 送給電路的驅(qū)動(dòng)部分，進(jìn)而輸送給待測(cè)器件。Special Tester Options部分包含一些可配置的特殊功能，如向量生成 器、存儲(chǔ)器測(cè)試，或者模擬電路測(cè)試所需要的特殊的硬件結(jié)構(gòu)。The Systen Clocks為測(cè)試系統(tǒng)提供同步的時(shí)鐘信號(hào)，這些信號(hào)通常運(yùn)

17、 行在比功能測(cè)試要高得多的頻率圍；這部分還包括許多測(cè)試系統(tǒng)都包含的時(shí) 鐘校驗(yàn)電路。第4節(jié)PMUPMU （Precision Measurement Unit,精密測(cè)量單元）用于精確的DC參數(shù) 測(cè)量，它能驅(qū)動(dòng)電流進(jìn)入器件而去量測(cè)電壓或者為器件加上電壓而去量測(cè)產(chǎn)生的 電流。PMU的數(shù)量跟測(cè)試機(jī)的等級(jí)有關(guān)，低端的測(cè)試機(jī)往往只有一個(gè)PMU,同過(guò) 共享的方式被測(cè)試通道（test channel）逐次使用；中端的則有一組PMU,通常 為8個(gè)或16個(gè)，而一組通道往往也是8個(gè)或16個(gè)，這樣可以整組逐次使用；而 髙端的測(cè)試機(jī)則會(huì)采用per pin的結(jié)構(gòu)，每個(gè)channel配置一個(gè)PMU。Precision Me

18、asurementUnit(PMU)Dual LimitsUpper LimitFAIL GT/LT/DisableLower Limit圖2-2. PMU狀態(tài)模擬圖驅(qū)動(dòng)模式和測(cè)量模式(Force and Measurement Modes)在ATE中，術(shù)語(yǔ)驅(qū)動(dòng)(Force) ”描述了測(cè)試機(jī)應(yīng)用于被測(cè)器 件的一定數(shù)值的電流或電壓，它的替代詞是Apply,在半導(dǎo)體測(cè)試專業(yè)術(shù)語(yǔ) 中，Apply和Force都表述同樣的意思。在對(duì)PMU進(jìn)行編程時(shí)，驅(qū)動(dòng)功能可選擇為電壓或電流：如果選 擇了電流，則測(cè)量模式自動(dòng)被設(shè)置成電壓；反之，如果選擇了電壓，則測(cè)量 模式自動(dòng)被設(shè)置成電流。一旦選擇了驅(qū)動(dòng)功能，則相應(yīng)的數(shù)

19、值必須同時(shí)被設(shè) 置。驅(qū)動(dòng)線路和感知線路(Force and Sense Lines)為了提升PMU驅(qū)動(dòng)電壓的精確度，常使用4條線路的結(jié)構(gòu)：兩 條驅(qū)動(dòng)線路傳輸電流，另兩條感知線路監(jiān)測(cè)我們感興趣的點(diǎn)（通常是DUT） 的電壓。這緣于歐姆定律，大家知道，任何線路都有電阻，當(dāng)電流流經(jīng)線路 會(huì)在其兩端產(chǎn)生壓降，這樣我們給到DUT端的電壓往往小于我們?cè)诔绦蛑性O(shè) 置的參數(shù)。設(shè)置兩根獨(dú)立的（不輸送電流）感知線路去檢測(cè)DUT端的電壓， 反饋給電壓源，電壓源再將其與理想值進(jìn)行比較，并作相應(yīng)的補(bǔ)償和修正， 以消除電流流經(jīng)線路產(chǎn)生的偏差。驅(qū)動(dòng)線路和感知線路的連接點(diǎn)被稱作“開(kāi) 爾文連接點(diǎn)”。量程設(shè)置（Range Sett

20、ings）PMU的驅(qū)動(dòng)和測(cè)量圍在編程時(shí)必須被選定，合適的量程設(shè)定將 保證測(cè)試結(jié)果的準(zhǔn)確性。需要提醒的是，PMU的驅(qū)動(dòng)和測(cè)量本身就有就有圍 的限制，驅(qū)動(dòng)的圍取決于PMU的最大驅(qū)動(dòng)能力，如果程序中設(shè)定PHL輸出5V 的電壓而PMU本身設(shè)定為輸出4V電壓的話，最終只能輸出4V的電壓。同理, 如果電流測(cè)量的量程被設(shè)定為1mA,則無(wú)論實(shí)際電路中電流多大，能測(cè)到的 讀數(shù)不會(huì)超過(guò)1mA。值得注意的是，PMU上無(wú)論是驅(qū)動(dòng)的圍還是測(cè)量的量程，在連 接到DUT的時(shí)候都不應(yīng)該再發(fā)生變化。這種圍或量程的變化會(huì)引起噪聲脈沖 （浪涌），是一種信號(hào)電壓值短時(shí)間的急劇變化產(chǎn)生的瞬間髙壓，類似于ESD 的放電，會(huì)對(duì)DUT造成損

21、害。邊界設(shè)置（Limit Settings）PMU有上限和下限這兩個(gè)可編程的測(cè)量邊界，它們可以單獨(dú)使 用（如某個(gè)參數(shù)只需要小于或大于某個(gè)值）或者一起使用。實(shí)際測(cè)量值大于 上限或小于下限的器件，均會(huì)被系統(tǒng)判為不良品。鉗制設(shè)置（Clamp Settings）大多數(shù)PMU會(huì)被測(cè)試程序設(shè)置鉗制電壓和電流，鉗制裝置是在 測(cè)試期間控制PMU輸出電壓與電流的上限以保護(hù)測(cè)試操作人員、測(cè)試硬件及 被測(cè)器件的電路。Current ClampWhen forcing 5V ana current limit is 20mA, set Iclamp at 25.0mA:When Rl = 250Q, Iq(jj =

22、20mAWhen Rl = 200Q： Iut = 25mA (clamp current)圖2-2.電流鉗制電路模擬圖當(dāng)PMU用于輸出電壓時(shí)，測(cè)試期間必須設(shè)定最大輸出電流鉗制。驅(qū)動(dòng)電 壓時(shí)，PMU會(huì)給予足夠的必須的電流用以支持相應(yīng)的電壓，對(duì)DUT的某個(gè)管腳， 測(cè)試機(jī)的驅(qū)動(dòng)單元會(huì)不斷增加電流以驅(qū)動(dòng)它達(dá)到程序中設(shè)定的電壓值。如果此管 腳對(duì)地短路（或者對(duì)其他源短路），而我們沒(méi)有設(shè)定電流鉗制，則通過(guò)它的電流 會(huì)一直加大，直到相關(guān)的電路如探針、ProbeCard、相鄰DUT甚至測(cè)試儀的通道 全部燒毀。圖2-3顯示PMU驅(qū)動(dòng)5. 0V電壓施加到250ohm負(fù)載的情況，在實(shí)際的測(cè) 試中，DUT是阻抗性負(fù)載

23、，從歐姆定律I=U/R我們知道，其上將會(huì)通過(guò)20mA的 電流。器件的規(guī)格書(shū)可能定義可接受的最大電流為25mA.這就意味著我們程序 中此電流上限邊界將會(huì)被設(shè)置為25mA,而鉗制電流可以設(shè)置為30mA如果某一有缺陷的器件的阻抗性負(fù)載只有l(wèi)Oohm的話，在沒(méi)有設(shè)定電流 鉗制的情況下，通過(guò)的電流將達(dá)到500mA,這么大的電流已經(jīng)足以對(duì)測(cè)試系統(tǒng)、 硬件接口及器件本身造成損害；而如果電流鉗制設(shè)定在30mA,則電流會(huì)被鉗制 電路限定在安全的圍，不會(huì)超過(guò)30mA。電流鉗制邊界（Clamp）必須大于測(cè)試邊界（Limit）上限，這樣當(dāng)遇到 缺陷器件才能出現(xiàn)fa訂；否則程序中會(huì)提示“邊界電流過(guò)大”，測(cè)試中也不會(huì) 出

24、現(xiàn)fail 了 oVoltage Clam|4.92 V附 Current VoltageRangeFORCESelectOO nAForceMEASURE仃Voltage ClampsRL一.For lforce = 10.0mA:When RL = 500QIVoUT = 5.0VWhen Ri = open, Vqut = COMPLIANCE or CLAMP voltage.圖2-4電壓鉗制電路模擬圖當(dāng)PMU用于輸岀電流時(shí)，測(cè)試期間則相應(yīng)地需要進(jìn)行電壓鉗制。電壓鉗 制和電流鉗制在原理上小異，這里就不再贅述了。第5節(jié)管腳電路管腳電路(The Pin Electronics,也叫 Pin

25、Card. PE、PEC 或 I/O Card) 是測(cè)試系統(tǒng)資源部和待測(cè)期間之間的接口，它給待測(cè)器件提供輸入信號(hào)并接收待 測(cè)器件的輸出信號(hào)。每個(gè)測(cè)試系統(tǒng)都有自己獨(dú)特的設(shè)計(jì)但是通常其PE電路都會(huì)包括： 提供輸入信號(hào)的驅(qū)動(dòng)電路驅(qū)動(dòng)轉(zhuǎn)換及電流負(fù)載的輸入輸出切換開(kāi)關(guān)電路檢驗(yàn)輸岀電平的電壓比較電路與PMU的連接電路（點(diǎn)）可編程的電流負(fù)載還可能包括：用于高速電流測(cè)試的附加電路Per pin的PMU結(jié)構(gòu)盡管有著不同的變種，但PE的基本架構(gòu)還是一脈相承的，圖2-5顯示了數(shù)字測(cè)試系統(tǒng)的數(shù)字測(cè)試通道的典型PE卡的電路結(jié)構(gòu)。Pin ElectronicsFitted 91011 DHver詵呷仙 (Inputs)I

26、fVIL (Logic 0|D K1optionalCurrentLoad (Outputs)High SpeedVROII% F?PMU perpinHigh Speed ； |。廠(Current Comparators Comparators ;I/O Switch flOLforce圖2-5典型的PinElectronics1. 驅(qū)動(dòng)單元(The Driver)驅(qū)動(dòng)電路從測(cè)試系統(tǒng)的其他相應(yīng)環(huán)節(jié)獲取格式化的信號(hào)，稱為FDATA, 當(dāng)FDATA通過(guò)驅(qū)動(dòng)電路，從參考電壓源(RVS)獲取的VIL/VIH參考電平被施加 到格式化的數(shù)據(jù)上。如果FDATA命令驅(qū)動(dòng)單元去驅(qū)動(dòng)邏輯0,則驅(qū)動(dòng)單元會(huì)驅(qū)動(dòng)

27、VIL參考電壓;VIL (Voltage In Low)指施加到DUT的input管腳仍能被DUT 部電路識(shí)別為邏輯0的最高保證電壓。如果FDATA命令驅(qū)動(dòng)單元去驅(qū)動(dòng)邏輯1,則驅(qū)動(dòng)單元會(huì)驅(qū)動(dòng)VIH參考電 壓；VIH (Voltage In High)指施加到DUT的input管腳仍能被DUT部電路識(shí)別 為邏輯1的最低保證電壓。F1場(chǎng)效應(yīng)管用于隔離驅(qū)動(dòng)電路和待測(cè)器件，在進(jìn)行輸入-輸出切換時(shí)充 當(dāng)快速開(kāi)關(guān)角色。當(dāng)測(cè)試通道被程序定義為輸入(Input),場(chǎng)效應(yīng)管Fl導(dǎo)通， 開(kāi)關(guān)(通常是繼電器)K1閉合，使信號(hào)由驅(qū)動(dòng)單元(Driver)輸送至DUT；當(dāng)測(cè) 試通道被程序定義為輸出(Output)或不關(guān)心

28、狀態(tài)(don t care) , Fl截止， KI斷開(kāi)，則驅(qū)動(dòng)單元上的信號(hào)無(wú)法傳送到DUT上。F1只可能處于其中的一種狀 態(tài)，這樣就保證了驅(qū)動(dòng)單元和待測(cè)器件同時(shí)向同一個(gè)測(cè)試通道送出電壓信號(hào)的 I/O沖突狀態(tài)不會(huì)出現(xiàn)。2. 電流負(fù)載單元(Current Load)電流負(fù)載(也叫動(dòng)態(tài)負(fù)載)在功能測(cè)試時(shí)連接到待測(cè)器件的輸出端充當(dāng) 負(fù)載的角色，由程序控制，提供從測(cè)試系統(tǒng)到待測(cè)器件的正向電流或從待測(cè)器件 到測(cè)試系統(tǒng)的負(fù)向電流。電流負(fù)載提供 IOH (Current Output High)和 I0L(Current Output Low) IOH指當(dāng)待測(cè)器件輸出邏輯1時(shí)其輸出管腳必須提供的電流總和；I0

29、L則相反， 指當(dāng)待測(cè)器件輸岀邏輯0時(shí)其輸出管腳必須接納的電流總和。當(dāng)測(cè)試程序設(shè)定了 I0H和I0L, VREF電壓就設(shè)置了它們的轉(zhuǎn)換點(diǎn)。轉(zhuǎn)換 點(diǎn)決定了 I0H起作用還是I0L起作用：當(dāng)待測(cè)器件的輸出電壓髙于轉(zhuǎn)換點(diǎn)時(shí)，I()H 提供電流；當(dāng)待測(cè)器件的輸出電壓低于轉(zhuǎn)換點(diǎn)時(shí),I0L提供電流。F2和F1 樣，也是一個(gè)場(chǎng)效應(yīng)管，在輸入-輸岀切換時(shí)充當(dāng)髙速開(kāi)關(guān)， 并隔離電流負(fù)載電路和待測(cè)器件。當(dāng)程序定義測(cè)試通道為輸出，則F2導(dǎo)通，允 許輸岀正向電流或抽取反向電流；當(dāng)定義測(cè)試通道為輸入，則F2截止，將負(fù)載 電路和待測(cè)器件隔離。電流負(fù)載在三態(tài)測(cè)試和開(kāi)短路測(cè)試中也會(huì)用到。3. 電壓比較單元(Voltage Re

30、ceiver)電壓比較器用于功能測(cè)試時(shí)比較待測(cè)器件的輸岀電壓和RVS提供的參考 電壓。RVS為有效的邏輯1 (VOH)和邏輯0 (VOL)提供了參考：當(dāng)器件的輸出 電壓等于或小于VOL,則認(rèn)為它是邏輯0；當(dāng)器件的輸岀電壓等于或大于VOH, 則認(rèn)為它是邏輯1;當(dāng)它大于VOL而小于VOH,則認(rèn)為它是三態(tài)電平或無(wú)效輸出。4PMU 連接點(diǎn)(PMU Connection)當(dāng)PMU連接到器件管腳，K1先斷開(kāi)，然后K2閉合，用于將PMU和Pin Electrics卡的I/O電路隔離開(kāi)來(lái)。5. 高速電流比較單元(High Speed Current Comparators)相對(duì)于為每個(gè)測(cè)試通道配置PMU,部分測(cè)試系統(tǒng)提供了快速測(cè)量小電流 的另一種方法，這就是可進(jìn)行快速漏電流(Leakage)測(cè)試的電流比較