華中科技大學組原第二次試驗報告存儲器2014講解

1、課程實驗報告 課程名稱： 計算機組成原理 專業(yè)班級： 信息安全 1203 班 學 號： U201214xxx 姓 名： xxx 同組成員： xxx 指導教師： 秦磊華 報告日期： 2014年 5月 計算機科學與技術學院 原創(chuàng)性聲明： 本人鄭重聲明 :本實驗的實驗報告內容，是由作者本人獨立完成的。有關觀 點、方法、數據和文獻等的引用已在文中指出。除文中已注明引用的內容外，本 報告不包含任何其他個人或集體已經公開發(fā)表的作品成果，不存在抄襲行為。 特此聲明 作者（簽字）： 日期： 年 月 日 目錄 1 實驗名稱 3 2 實驗目的 3 3 實驗設備 3 4 實驗任務 3 5 實驗設計方案、電路實現與電

2、路分析 4 5.1 基本芯片介紹 4 5.2 設計方案 4 5.3 電路實現與分析 6 6 實驗結果與分析 10 6.1 基本功能的檢測 10 6.2 校驗指示燈的檢測 11 7 試驗中遇到的問題及解決方法 11 8 收獲與體會 12 9 參考書目 12 1 實驗名稱 實驗名稱：半導體存儲器實驗 2 實驗目的 1掌握半導體隨機讀寫存儲器 RAM 的工作原理特性及其使用方法。 2掌握半導體存儲器進行讀寫的過程及讀寫周期、時序等。 3掌握半導體存儲器擴充的方法。 4掌握對存儲數據進行奇偶效驗的原理和方法。 3 實驗設備 實驗臺： JZYL型計算機組成原理實驗儀一臺； 主要芯片：（第 5 部分會對實

3、驗芯片的選取做具體分析） 74LS6116： 靜態(tài)存儲器芯片 1 片 74LS244： 八路原碼輸出三態(tài)門 2 片 74LS193： 同步 4 位計數器 1 片 74LS86： 二輸入四異或門 4 片 74LS32： 二輸入四或門 1 片 4 實驗任務 1按照下圖完成 8 位存儲器基本實驗內容 圖 1. 實驗前預習給出的電路圖 2為提高存儲器讀寫數據的可靠性， 自行設計電路對寫入的數據進行編碼處 理，即形成奇偶效驗碼，并將產生的校驗信息與數據一并保存；并設置一 個校驗指示燈（當從 6116 讀出信息時，校驗指示燈亮；其它情況下滅） ， 對讀出的數據通過奇偶效驗方式進行驗證，檢查寫入的數據在保存

4、和讀出 過程中是否出現錯誤，保證存儲器數據寫入讀出的可靠性。 3沖突說明：讀模式下，如果開關為讀操作，則無沖突； 讀模式下，如果開關為寫操作，則發(fā)生沖突； 寫模式下，如果開關為讀操作，則發(fā)生沖突； 寫模式下，如果開關為寫操作，則無沖突； 沖突時，報警燈亮， 244處于高阻態(tài)， 6116不工作， 7 個數據燈、一個校 驗碼燈和一個校驗指示燈全滅 （ 和實驗臺關電源一樣 ） 。 5 實驗設計方案、電路實現與電路分析 5.1 基本芯片介紹 74LS6116 ，74LS244，74LS193芯片的介紹詳見參考文獻：組成實驗 （給 學生） 整理后常用的芯片資料。 5.2 設計方案 （1）主要目的： 熟悉

5、靜態(tài)存儲器芯片 74LS6116 的使用，并完成相應的校驗 電路和沖突處理電路的設計。 （2）基本思路： 根據實驗的主要目的， 需要設計的電路應該有以下幾個部分 構成： 存儲器部件：主要由一片 6116 構成，能實現存儲器芯片的相關功能。注意 到 6116 還有 11 個地址輸入端，我們就需要考慮怎樣設置這 11 個地址輸入。 校驗電路：本實驗選取偶校驗方式（當然也可以選擇奇校驗） 。注意到實際 上該校驗電路應該包括兩個部分，第一部分對 6116 的輸入數據生成校驗碼，第 二部分對 6116 的輸出數據生成校驗碼。 沖突處理電路： 根據實驗任務對沖突處理的要求， 需要解決沖突與非沖突下 各指示

6、燈和各芯片的狀態(tài)轉換的電路設計。 （3）詳細設計方案與電路各部件架構： A 存儲器部件：有 8 位數據輸入端（將最高位設置為校驗碼） ， 11 位地址 選擇端。若對 6116 中任一地址均可以實現存入數據， 那么這樣就要對 11 個地址 選擇端均實現可控， 但這樣做使得在輸入與輸出時對地址選擇端的控制繁瑣， 因 此我們可以選擇將地址端的高 7 位置為低電平，只選擇低 4 位作為真正的地址選 擇端，這樣可以實現對 16個連續(xù)地址的存取， 方便易行。而要對 16 個連續(xù)地址 實現控制，需要 4 個控制信號，可以選擇同步 4 位計數器 74LS193實現該控制， 因為該芯片的輸出端有 4 個，恰好作

7、為地址控制信號； 而且按一次脈沖就能實現 地址轉換（因可供存放的地址為連續(xù)地址） ，非常方便。 B 校驗電路：因為我們選取的是偶校驗方式，所以根據計算機組成原理 P47的公式： C x1 x2 x3 . xn ，選擇二輸入四異或門 74LS86來實現偶校 驗碼的生成。而實驗任務要求對 6116 的數據輸入和輸出均要生成相應校驗碼， 還要實現讀模式和寫模式，因此我們選擇一個三態(tài) 8 位緩沖器 74LS244，通過它 的 1G端和 2G端實現相應的寫模式 （此時 1G端和 2G端為低電平） 和讀模式 （此 時 1G端和 2G端為高電平）。而恰好 244的數據端也是 8位，與 6116的數據端兼 容

8、，故可以將 244 的輸出端作為 6116 的數據輸入端。 C 沖突處理電路： 要求：根據實驗任務的要求，沖突時，報警燈亮， 244（稱為 1 號 244）處 于高阻態(tài)， 6116不工作， 7 個數據燈、一個校驗碼燈和一個校驗指示燈全滅 （和 實驗臺關電源一樣 ）。因為 6116 的數據輸入和輸出都在一處端口，所以當 6116 為讀操作時，要將 244 的數據輸出端置為高阻態(tài)。 具體設計：根據實驗任務的要求和 6116，244 的控制端實現的相關功能， 本 部分電路設計如下： 我們先設置兩個開關 K1和K2 ,分別代表模式和操作，而且 K1置為高電平時 為讀模式，置為低電平時為寫模式； K2

9、置為高電平時為讀操作，置為低電平時 為寫操作。 而后將 6116的WE端與 1異或后再接到 OE端，這樣使得 WE信號可以同時 控制 OE , 使得用一個信號 WE 就可以控制 6116的讀寫狀態(tài)；再將 B部分的兩個 偶校驗信號異或后得到的信號 P，利用 244的狀態(tài)，再使用一片 244（稱為 2 號 244），將信號 P接入 2號 244的一個輸入端，對應的輸出端連接校驗指示燈 L1； 然后將 K1 K 2的輸出連接到 6116的WE端和 1號 244的 G端（G端即是將 1G和 2G串聯后得到的控制端） ，將K 1 K 2的輸出連接到 6116的CE 端，報警燈 L2和 2號 244的 1

10、G端。各部件的相應狀態(tài)如下表所示 模式 K1 操作 K2 沖 突？ CE / 1G/ L2 WE / G 報警 燈 L2 6116 1號 244 校驗 指示 燈 L1 數據指 示燈 0（寫） 0（寫） 否 0 0 綠 寫 寫 正常 正常 0（寫） 1（讀） 是 1 1 紅 不 高阻 滅 滅 第 5 頁 續(xù)表 模式 K1 操作 K2 沖 突？ CE / 1G/ L2 WE / G 報警 燈 L2 6116 1號 244 校驗 指示 燈 L1 數據指 示燈 1（讀） 0（寫） 是 1 1 紅 不 高阻 滅 滅 1（讀） 1（讀） 否 0 1 綠 讀 高阻 正常 正常 表 1. 沖突處理電路中各部件

11、相應狀態(tài) 注： CE 1G L2 K1 K2，WE G K1 K2（1G代表 2號 244的1G端）；紅色 （輸入信號為高電平） ，綠色（輸入信號為低電平） 。報警燈亮紅色代表有沖突，亮綠色代表 無沖突； 校驗指示燈亮紅色代表數據的存取出錯， 亮綠色代表數據的存取正確， 還有燈滅的 狀態(tài)。數據指示燈有 8 個，包括最高位的代表校驗碼的指示燈。 6116 的“不”代表不工作。 根據上表，可以檢驗沖突處理電路的設計正確。 （4）電路基本結構圖示 圖 2. 電路基本結構 5.3 電路實現與分析 （ 1）存儲器部件 由一片 6116和一片 193 組成。將 6116的地址選擇端 A10A4接地；611

12、6的 數據輸入 /輸出端 I8I1來自 244的輸出端；再將 I8I1連接到 8個數據指示燈。6116 的控制端 WE ，OE ， CE將會在（ 3）沖突處理電路中具體介紹連線方式。 193 的輸入端 DA 來自開關； 193 的 QDQA 依次連接到 6116 的地址選擇端 A3A0； 控制端 LD 用開關置為“ 1”；CLR 端接開關； CPU，CPD接脈沖信號（與 CPU相 連的脈沖端表示累加計數，與 CPD 相連的脈沖端表示累減計數） 圖 3. 存儲器部件的電路連接圖 2）校驗電路 校驗電路由 1片 244（稱為 1號 244），4片 74LS86（二輸入四異或門）組 成。分三個部分，

13、第一部分是由一片 244組成，其余兩部分均由 2片 74LS86組 成，分別是對 6116的 7位數據輸入信號和 7位數據輸出信號進行校驗碼的生成 （輸入、輸出信號的偶校驗位分別稱為 P1， P2）。具體連接如下： 第一部分是由一片 244組成。 6 個數據 輸入端 I0I6 均來自開關； 7 個數據輸出端 Y0Y7 連接到 6116 的數據輸入端；控制端 1G和 2G串聯在一起形成控制信號 G。其余 兩部均是利用偶校驗碼生成公式 C x1 x2 x3 . xn 將 7 位數據端通過 74LS86 異或，具體連接不再贅述。 除開第 一部分，其余兩部分的邏輯電路圖和電路連 接圖相似，故在此僅給出

14、輸入信號的邏輯電 路圖和電路連接圖。 圖 4. 校驗電路的邏輯電路圖 3）沖突處理電路 本部分電路由 1 片 74LS86（二輸入四異或門，與（ 2）校驗電路共用這一芯 片），1片 74LS32（二輸入四或門），1片 244（稱為 2號 244）組成；電路的具 體連接如下： 6116的WE端與通過 74LS86與 1 異或后再接到 OE端，再將（ 2）校驗 電路部分的兩個偶校驗信號 P1 和 P2 通過 74LS86 異或后得到信號 P，將信 號 P 接入 2 號 244 的一個輸入端 I0， 對應的輸出端 Y0 連接校驗指示燈 L1； 然后將 K1和 K2 通過 74LS08 相或以 后，輸

15、出連接到 6116的WE 端和 1號 244 的 G 端，將 K1和 K2 通過 74LS86 異或以后，輸出連接到 6116的CE 端， 報警燈 L2和 2號 244的 1G端。由于 本部分的具體電路連接涉及的部件 多，所以本部分只給出邏輯電路圖， 具體的連接將會在總電路圖中體現。 圖 6. 沖突處理電路的邏輯電路圖 4）總電路圖 7. 總電路圖 圖 說明： 本電路圖是半導體存儲器實驗電路圖， 和沖突處理電路，可實現對靜態(tài)存儲器芯片 與處理功能。 由三部分組成， 74LS6116 數據的讀寫，校驗和相應的沖突提示 分別是存儲器部件， 校驗電路 第 9 頁 6 實驗結果與分析 6.1 基本功能

16、的檢測 （1）置為寫模式和寫操作（即將 K1、K2均置為 0），將 193的輸入 DA 置 為 0000，CLR 置為 0，將 1 號 244 的數據輸入端 I0I6 依次置為 00010000，同 時按下與 193 的 CPU 端相連的累加脈沖。觀察校驗碼燈（即數據位指示燈的最 高位）的變化；然后再置為讀模式和讀操作（即將K1、K2 均置為 1），將 CLR 置為 1 后再置為 0，順次按下累加脈沖觀察數據指示燈的變化。 表 2. 檢測記錄表 地址端 DA 數據輸入端 I6I0 校驗碼燈 I8 數據指示燈 （K1K2=11 時） 0000 000 0001 紅 1000 0001 0001

17、000 0010 紅 1000 0010 0010 000 0011 綠 0000 0011 0011 000 0100 紅 1000 0100 0100 000 0101 綠 0000 0101 1110 000 1111 綠 0000 1111 1111 001 0000 紅 1001 0000 該記錄表明：校驗碼燈功能正常， 6116 的讀寫正常，達到預期效果 （2）承接上面相應的操作。置為讀模式和寫操作，再置為讀模式和讀操作， 觀察報警燈， 校驗指示燈和數據指示燈的變化。 置為寫模式和讀操作， 將地址為 0010 的數據改為 010 1001；置為寫模式和寫操作，此時數據應該寫入；再置

18、為 讀模式和讀操作，地址通過累加脈沖改變?yōu)?100，再通過累減脈沖改變?yōu)樵瓉?的 0010，觀察各階段各指示燈的變化。將上述步驟再重復一次，此次在寫模式 讀操作時將地址為 0001的數據改為 001 1100，其余均同，觀察各階段各指示燈 變化。 表 3. 檢測記錄表 模式/操作 K1K2 地址端 DA 數據輸入端 I6I0 報警燈 L2 校驗指示燈 L1 數據指示燈 I8I1 10（讀寫） - - 紅 滅 滅 11（讀讀） - - 綠 正常 正常 01（寫讀） 0010 010 1001 紅 滅 滅 00（寫寫） 0010 010 1001 綠 綠 1010 1001 第 10 頁 續(xù)表 模

19、式/操作 K1K2 地址端 DA 數據輸入端 I6I0 報警燈 L2 校驗指示燈 L1 數據指示燈 I8I1 11（讀讀） 0100 - 綠 綠 0000 0101 11（讀讀） 0010 - 綠 綠 1010 1001 10（讀寫） - - 紅 滅 滅 11（讀讀） - - 綠 正常 正常 01（寫讀） 0001 001 1100 紅 滅 滅 00（寫寫） 0001 001 1100 綠 綠 1001 1100 11（讀讀） 0100 - 綠 綠 0000 0101 11（讀讀） 0001 - 綠 綠 1001 1100 該記錄表明：報警燈功能正常， 6116 的讀寫正常，數據指示燈功能正常

20、，達到 預期效果。 6.2 校驗指示燈的檢測 在讀模式和讀操作下， 用導線一端接 Vcc，另一端短暫碰一下接入 8 個數據 指示燈中顯示低電平的導線觸點中的一個， 可以觀察到校驗指示燈會變紅； 接著 用導線一端接 GND，另一端短暫碰一下接入 8 個數據指示燈中顯示高電平的導 線觸點中的一個， 可以觀察到校驗指示燈也會變紅。 該結果表明， 校驗指示燈功 能正常，達到預期效果。 7 試驗中遇到的問題及解決方法 本次實驗是組原的第二次實驗， 較前一次實驗有了一定提高。 但是難免還會 遇到一些問題。遇到的問題以及解決方法如下： 1. 193 的作用： 一開始老師給的電路中出現了 193與 6116的

21、連接，但是搞 不清楚 193到底有什么作用，后來清楚了 193 是控制 6116的地址線的，但又不 明白 193 的 4個輸出是怎樣控制 6116的 11跟地址線的，后來終于搞懂了原來是 可以把 6116的高 7 位地址線接地的，這樣做可以實現對 16個連續(xù)地址的存取， 方便易行。 2. 地址指示燈的設計：了解了 193 的作用以后，知道了按相應的脈沖和數 據輸入信號就可以輕松實現數據的寫入， 但是累加或累減脈沖按多了以后， 就不 知道數據究竟寫到 6116 的哪兒去了，這浪費了我們一定時間。后來想到可以將 193的 4個輸出端接燈來指示地址值，這樣數據存在哪兒就可以清楚地知道，一 定程度上加快了實驗的效率。 第 11 頁 3. 6116的讀寫控制：一開始看 6116的功能表，發(fā)現它的讀操作只由一個輸 入序列實現( WE OE =10)，而寫操作則是兩個輸入序列都可以 (WE OE =00,01)， 按這樣的讀寫操作控制來設計沖突處理電路，發(fā)現要考慮寫操作的兩種輸入序 列，非常麻煩。經過一番糾結之后，終于想到了將 WE 的輸入端與 1異或，得到 的結果再輸入 OE ，這樣一來， 6116 的讀寫操作都各自僅由一個輸入序列實現， 大大簡化了沖突處理電路的設計。 4. 沖突處理電路原理的設計：根據試驗任務的要求，沖突處理電路要實現 對很多部件指示和控制的功能， 一時間不知原理是