2.38088外部特性及時(shí)序

1、1 復(fù)習(xí)：復(fù)習(xí)：8088cpu8088cpu結(jié)構(gòu)特點(diǎn)結(jié)構(gòu)特點(diǎn) 內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu) 是是16位的位的 （內(nèi)部寄存器、運(yùn)算部件、內(nèi)部操作按（內(nèi)部寄存器、運(yùn)算部件、內(nèi)部操作按 16位設(shè)計(jì)）位設(shè)計(jì)） 外部數(shù)據(jù)總線外部數(shù)據(jù)總線8條，能處理?xiàng)l，能處理16位數(shù)據(jù)，也能處理位數(shù)據(jù)，也能處理8位位 數(shù)據(jù)；數(shù)據(jù)；（具有（具有16位運(yùn)算指令，包括位運(yùn)算指令，包括、指令）指令） 匯編語(yǔ)言與匯編語(yǔ)言與8080/8085兼容，能執(zhí)行整套兼容，能執(zhí)行整套8080/8085 的指令。增加了許多的指令。增加了許多16位操作指令位操作指令 20條地址總線，可尋址條地址總線，可尋址220 = 1m個(gè)內(nèi)存單元；個(gè)內(nèi)存單元； 40條引線

2、封條引線封裝裝 destination index 目目的的變變址址寄寄存存器器 si di bp sp ax 累累加加器器 accumulator bx 基基數(shù)數(shù)寄寄存存器器base cx 計(jì)計(jì)數(shù)數(shù)寄寄存存器器count dx 數(shù)數(shù)據(jù)據(jù)寄寄存存器器data ah bh ch dh al bl cl dl ip psw ds es ss cs 數(shù)數(shù)據(jù)據(jù)段段寄寄存存器器data segment 附附加加段段寄寄存存器器extra segment 堆堆棧棧段段寄寄存存器器stack segment 代代碼碼段段寄寄存存器器code segment processor status word 狀狀態(tài)

3、態(tài)標(biāo)標(biāo)志志寄寄存存器器 instruction pointer 指指令令指指針針寄寄存存器器 變變 址址 寄寄存存器器 段段寄寄存存器器 控控制制寄寄存存器器 通通 用用 寄寄 存存 器器 source index 源源變變址址寄寄存存器器 base point 基基址址指指針針寄寄存存器器 stack point 堆堆棧棧指指針針寄寄存存器器 指指 針針 寄寄存存器器 數(shù)數(shù) 據(jù)據(jù) 寄寄存存器器 復(fù)習(xí)復(fù)習(xí) 8088 的 內(nèi) 部 寄 存 器 3 寄存器與存儲(chǔ)器的比較寄存器與存儲(chǔ)器的比較 寄存器寄存器 存儲(chǔ)器存儲(chǔ)器 在在cpucpu內(nèi)部?jī)?nèi)部 在在cpucpu外部外部 訪問(wèn)速度快訪問(wèn)速度快 訪問(wèn)速度

4、慢訪問(wèn)速度慢 容量小，成本高容量小，成本高 容量大，成本低容量大，成本低 用名字表示用名字表示 用地址表示用地址表示 沒(méi)有地址沒(méi)有地址 地址可用各種方式形成地址可用各種方式形成 4 2.3 8088的總線時(shí)序的總線時(shí)序 lcpu在時(shí)鐘信號(hào)的控制下工作。在時(shí)鐘信號(hào)的控制下工作。 l時(shí)鐘信號(hào)是按一定電壓幅度、一定時(shí)間間隔發(fā)出時(shí)鐘信號(hào)是按一定電壓幅度、一定時(shí)間間隔發(fā)出 的脈沖信號(hào)的脈沖信號(hào). lcpu所有的操作都以時(shí)鐘信號(hào)為基準(zhǔn)所有的操作都以時(shí)鐘信號(hào)為基準(zhǔn):cpu 按嚴(yán)按嚴(yán) 格的時(shí)間標(biāo)準(zhǔn)發(fā)出地址、控制信號(hào)，格的時(shí)間標(biāo)準(zhǔn)發(fā)出地址、控制信號(hào)，m、接口也、接口也 按嚴(yán)格的時(shí)間標(biāo)準(zhǔn)送出或接受數(shù)據(jù)按嚴(yán)格的時(shí)間

5、標(biāo)準(zhǔn)送出或接受數(shù)據(jù). 這個(gè)時(shí)間標(biāo)這個(gè)時(shí)間標(biāo) 準(zhǔn)就是由時(shí)鐘信號(hào)確定。準(zhǔn)就是由時(shí)鐘信號(hào)確定。 clk 執(zhí)行一條指令的一系列動(dòng)作，都是在時(shí)鐘脈沖執(zhí)行一條指令的一系列動(dòng)作，都是在時(shí)鐘脈沖clk的的 統(tǒng)一控制下一步一步進(jìn)行的。統(tǒng)一控制下一步一步進(jìn)行的。 5 2.3 8088的總線時(shí)序的總線時(shí)序（續(xù)（續(xù)1） l總線操作是指總線操作是指cpu通過(guò)總線對(duì)外的各種操作通過(guò)總線對(duì)外的各種操作 l8088的總線操作主要有：的總線操作主要有： l存儲(chǔ)器讀、存儲(chǔ)器寫、 i/o讀操作、 i/o寫操作 l中斷響應(yīng)操作，總線請(qǐng)求及響應(yīng)操作 l描述總線操作的微處理器時(shí)序有三級(jí)：描述總線操作的微處理器時(shí)序有三級(jí)： l指令周期指令

6、周期 總線周期總線周期 時(shí)鐘周期時(shí)鐘周期 l時(shí)序：時(shí)序：cpu各引腳信號(hào)在時(shí)間上的關(guān)系。各引腳信號(hào)在時(shí)間上的關(guān)系。 l總線時(shí)序：描述總線時(shí)序：描述cpu引腳如何實(shí)現(xiàn)總線操作引腳如何實(shí)現(xiàn)總線操作 lcpu時(shí)序決定系統(tǒng)各部件間的同步和定時(shí)時(shí)序決定系統(tǒng)各部件間的同步和定時(shí) 6 2.3 8088的總線時(shí)序的總線時(shí)序（續(xù)（續(xù)2） l指令周期指令周期是指執(zhí)行一條指令所需要的時(shí)間。是指執(zhí)行一條指令所需要的時(shí)間。 若干總線周期組成一個(gè)指令周期。若干總線周期組成一個(gè)指令周期。 l總線周期總線周期是指是指cpu從存儲(chǔ)器或輸入從存儲(chǔ)器或輸入/輸出端口，輸出端口， 存存/取一個(gè)字節(jié)。取一個(gè)字節(jié)。 一個(gè)總線周期至少包括

7、一個(gè)總線周期至少包括4 4個(gè)時(shí)鐘周期。個(gè)時(shí)鐘周期。 l時(shí)鐘周期時(shí)鐘周期：相鄰兩個(gè)脈沖之間的時(shí)間間隔，是相鄰兩個(gè)脈沖之間的時(shí)間間隔，是 cpucpu的基本時(shí)間單位，它由計(jì)算機(jī)主頻決定。的基本時(shí)間單位，它由計(jì)算機(jī)主頻決定。用用ti 表示。表示。 當(dāng)需要延長(zhǎng)總線周期時(shí)需要插入等待狀態(tài)當(dāng)需要延長(zhǎng)總線周期時(shí)需要插入等待狀態(tài)twtw 7 2.3 8088的總線時(shí)序的總線時(shí)序（續(xù)（續(xù)3） l任何指令的任何指令的取指取指階段都需要階段都需要存儲(chǔ)器讀存儲(chǔ)器讀 總線周期總線周期，讀取的內(nèi)容是指令代碼，讀取的內(nèi)容是指令代碼 l從內(nèi)存取操作數(shù)取操作數(shù)將引起將引起存儲(chǔ)器讀總線存儲(chǔ)器讀總線 周期周期，往內(nèi)存存結(jié)果存結(jié)果將

8、引起將引起存儲(chǔ)器寫存儲(chǔ)器寫 總線周期總線周期 l只有執(zhí)行只有執(zhí)行in指令指令才出現(xiàn)才出現(xiàn)i/o讀總線周期讀總線周期， 執(zhí)行執(zhí)行out指令指令才出現(xiàn)才出現(xiàn)i/o寫總線周期寫總線周期 8 2.3 8088的總線時(shí)序的總線時(shí)序（續(xù)（續(xù)4） l總線操作中如何實(shí)現(xiàn)時(shí)序同步是關(guān)鍵總線操作中如何實(shí)現(xiàn)時(shí)序同步是關(guān)鍵 lcpu總線周期采用總線周期采用同步時(shí)序同步時(shí)序： l各部件都以系統(tǒng)時(shí)鐘信號(hào)為基準(zhǔn) l當(dāng)相互不能配合時(shí)，快速部件（cpu）插 入等待狀態(tài)等待慢速部件（i/o和m） lcpu與外設(shè)接口常采用與外設(shè)接口常采用異步時(shí)序異步時(shí)序，它們通過(guò)，它們通過(guò) 應(yīng)答聯(lián)絡(luò)信號(hào)實(shí)現(xiàn)同步操作應(yīng)答聯(lián)絡(luò)信號(hào)實(shí)現(xiàn)同步操作 9 2

9、.4 8088 的引腳信號(hào)及功能的引腳信號(hào)及功能 l外部特性表現(xiàn)在其引腳信號(hào)上，學(xué)習(xí)時(shí)外部特性表現(xiàn)在其引腳信號(hào)上，學(xué)習(xí)時(shí) 請(qǐng)?zhí)貏e關(guān)注以下幾個(gè)方面：請(qǐng)?zhí)貏e關(guān)注以下幾個(gè)方面： 引腳的功能引腳的功能 信號(hào)的流向信號(hào)的流向 有效電平有效電平 三態(tài)能力三態(tài)能力 指引腳信號(hào)的定義、指引腳信號(hào)的定義、 作用；通常采用英文作用；通常采用英文 單詞或其縮寫表示單詞或其縮寫表示 信號(hào)從芯片向外輸出，信號(hào)從芯片向外輸出， 還是從外部輸入芯片，還是從外部輸入芯片， 或者是雙向的或者是雙向的 起作用的邏輯電平起作用的邏輯電平 高、低電平有效高、低電平有效 上升、下降邊沿有效上升、下降邊沿有效 輸出正常的低電平、輸出正常

10、的低電平、 高電平外，還可以輸高電平外，還可以輸 出高阻的第三態(tài)出高阻的第三態(tài) 10 1. 8088的兩種工作模式的兩種工作模式 l兩種模式構(gòu)成兩種不同規(guī)模的應(yīng)用系統(tǒng)兩種模式構(gòu)成兩種不同規(guī)模的應(yīng)用系統(tǒng) l最小模式最小模式 l構(gòu)成小規(guī)模的應(yīng)用系統(tǒng)構(gòu)成小規(guī)模的應(yīng)用系統(tǒng)單處理器系統(tǒng)單處理器系統(tǒng) l8088本身提供所有的系統(tǒng)總線信號(hào)本身提供所有的系統(tǒng)總線信號(hào) l最大模式最大模式 l構(gòu)成較大規(guī)模的應(yīng)用系統(tǒng)構(gòu)成較大規(guī)模的應(yīng)用系統(tǒng)多處理器系統(tǒng)，多處理器系統(tǒng)， 例如可以接入數(shù)值協(xié)處理器例如可以接入數(shù)值協(xié)處理器8087 l控制信號(hào)較多，控制信號(hào)較多，8088和總線控制器和總線控制器8288共同共同 形成系統(tǒng)總線

11、信號(hào)形成系統(tǒng)總線信號(hào) 11 1. 8088的兩種模式的兩種模式（續(xù)）（續(xù)） l兩種模式利用兩種模式利用mn/mx*引腳區(qū)別引腳區(qū)別 lmn/mx*接高電平為最小模式 lmn/mx*接低電平為最大模式 l硬件決定工作方式硬件決定工作方式 l兩種模式下的內(nèi)部操作并沒(méi)有區(qū)別兩種模式下的內(nèi)部操作并沒(méi)有區(qū)別 l本書(shū)以最小模式展開(kāi)基本原理 libm pc/xt采用最大模式 通常在信號(hào)名稱加通常在信號(hào)名稱加 上劃線（如：上劃線（如：mx）或星號(hào)（如：）或星號(hào)（如：mx*） 表示低電平有效表示低電平有效 12 8088的引腳圖的引腳圖 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1

12、6 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 gnd a14 a13 a12 a11 a10 a9 a8 ad7 ad6 ad5 ad4 ad3 ad2 ad1 ad0 nmi intr clk gnd vcc a15 a16 / s3 a17 / s4 a18 / s5 a19 / s6 ss0* (high) mn / mx* rd* hold (rq*/ gt0*) hlda (rq1* /gt1*) wr* (lock*) m* / io ( s2* ) dt / r* ( s1* )

13、 den* ( s0* ) ale (qs0) inta* (qs1) test* ready reset 8088 雙列直插式封裝，雙列直插式封裝，40根引腳根引腳 工作頻率工作頻率5mhz ，工作電源，工作電源+5v 13 2. 最小模式的引腳信號(hào)最小模式的引腳信號(hào) 1)數(shù)據(jù)和地址引腳數(shù)據(jù)和地址引腳 2)讀寫控制引腳讀寫控制引腳 3)中斷請(qǐng)求和響應(yīng)引腳中斷請(qǐng)求和響應(yīng)引腳 4)總線請(qǐng)求和響應(yīng)引腳總線請(qǐng)求和響應(yīng)引腳 5)其它引腳其它引腳 14 1. 數(shù)據(jù)和地址引腳數(shù)據(jù)和地址引腳 ad7ad0（address/data） l地址地址/數(shù)據(jù)數(shù)據(jù)分時(shí)復(fù)用分時(shí)復(fù)用引腳，雙向、三態(tài)引腳，雙向、三態(tài) l在

14、訪問(wèn)存儲(chǔ)器或外設(shè)的總線操作周期中，這些在訪問(wèn)存儲(chǔ)器或外設(shè)的總線操作周期中，這些 引腳在第一個(gè)時(shí)鐘周期輸出存儲(chǔ)器或引腳在第一個(gè)時(shí)鐘周期輸出存儲(chǔ)器或i/o端口端口 的低的低8位地址位地址a7a0 l其他時(shí)間用于傳送其他時(shí)間用于傳送8位數(shù)據(jù)位數(shù)據(jù)d7d0 15 1. 數(shù)據(jù)和地址引腳數(shù)據(jù)和地址引腳（續(xù)（續(xù)1） a15a8（address） l中間中間8位位地址引腳地址引腳，輸出、三態(tài)，輸出、三態(tài) l這些引腳在訪問(wèn)存儲(chǔ)器或外設(shè)時(shí)，提供全部這些引腳在訪問(wèn)存儲(chǔ)器或外設(shè)時(shí)，提供全部20 位地址中的中間位地址中的中間8位地址位地址a15a8 16 1. 數(shù)據(jù)和地址引腳數(shù)據(jù)和地址引腳（續(xù)（續(xù)2） a19/s6a1

15、6/s3（address/status） l地址地址/狀態(tài)狀態(tài)分時(shí)復(fù)用引腳，輸出、三態(tài)分時(shí)復(fù)用引腳，輸出、三態(tài) l這些引腳在訪問(wèn)存儲(chǔ)器的第一個(gè)時(shí)鐘周期輸出高這些引腳在訪問(wèn)存儲(chǔ)器的第一個(gè)時(shí)鐘周期輸出高4 位地址位地址a19a16 l在訪問(wèn)在訪問(wèn)外設(shè)外設(shè)的第一個(gè)時(shí)鐘周期全部輸出低電平無(wú)效的第一個(gè)時(shí)鐘周期全部輸出低電平無(wú)效 在總線周期的其他時(shí)間內(nèi)，這在總線周期的其他時(shí)間內(nèi)，這4條線作為輸出條線作為輸出cpu的狀態(tài)信息。的狀態(tài)信息。 ）s6恒為恒為0； ）s5反映中斷允許標(biāo)志反映中斷允許標(biāo)志if的值；的值； ）s4和和s3組合值用來(lái)指示當(dāng)前正在使用哪個(gè)段寄存器。組合值用來(lái)指示當(dāng)前正在使用哪個(gè)段寄存器。

16、 （p18表表2.1） 17 2. 讀寫控制引腳讀寫控制引腳 ale（address latch enable） l地址鎖存允許地址鎖存允許，輸出、三態(tài)、高電平有效，輸出、三態(tài)、高電平有效 lale引腳高有效時(shí)，表示復(fù)用引腳：引腳高有效時(shí)，表示復(fù)用引腳：ad7 ad0和和a19/s6a16/s3正在傳送地址信息正在傳送地址信息 l由于地址信息在這些復(fù)用引腳上出現(xiàn)的時(shí)間很由于地址信息在這些復(fù)用引腳上出現(xiàn)的時(shí)間很 短暫，所以系統(tǒng)可以利用短暫，所以系統(tǒng)可以利用ale引腳將地址鎖存引腳將地址鎖存 起來(lái)起來(lái) 18 2. 讀寫控制引腳讀寫控制引腳（續(xù)（續(xù)1） io/m*（input and output/

17、memory） li/o或存儲(chǔ)器訪問(wèn)或存儲(chǔ)器訪問(wèn)，輸出、三態(tài)，輸出、三態(tài) l該引腳輸出高電平時(shí)，表示該引腳輸出高電平時(shí)，表示cpu將訪問(wèn)將訪問(wèn)i/o端端 口，這時(shí)地址總線口，這時(shí)地址總線a15a0提供提供16位位i/o口地址口地址 l該引腳輸出低電平時(shí)，表示該引腳輸出低電平時(shí)，表示cpu將訪問(wèn)存儲(chǔ)器，將訪問(wèn)存儲(chǔ)器， 這時(shí)地址總線這時(shí)地址總線a19a0提供提供20位存儲(chǔ)器地址位存儲(chǔ)器地址 19 2. 讀寫控制引腳讀寫控制引腳（續(xù)（續(xù)2） wr*（write） l寫控制寫控制，輸出、三態(tài)、低電平有效，輸出、三態(tài)、低電平有效 l有效時(shí)，表示有效時(shí)，表示cpu正在寫出數(shù)據(jù)給存儲(chǔ)器或正在寫出數(shù)據(jù)給存儲(chǔ)器

18、或 i/o端口端口 rd*（read） l讀控制讀控制，輸出、三態(tài)、低電平有效，輸出、三態(tài)、低電平有效 l有效時(shí)，表示有效時(shí)，表示cpu正在從存儲(chǔ)器或正在從存儲(chǔ)器或i/o端口讀端口讀 入數(shù)據(jù)入數(shù)據(jù) 20 2. 讀寫控制引腳讀寫控制引腳（續(xù)（續(xù)3） lio/m*、wr*和和rd*是最基本的控制信號(hào)是最基本的控制信號(hào) l組合組合后，控制后，控制4種基本的總線周期種基本的總線周期 總線周期總線周期io/m*wr*rd* 存儲(chǔ)器讀存儲(chǔ)器讀低低高高低低 存儲(chǔ)器寫存儲(chǔ)器寫低低低低高高 i/o讀讀高高高高低低 i/o寫寫高高低低高高 21 2. 讀寫控制引腳讀寫控制引腳（續(xù)（續(xù)4） ready l存儲(chǔ)器或存

19、儲(chǔ)器或i/o口就緒口就緒，輸入、高電平有效，輸入、高電平有效 l在總線操作周期中，在總線操作周期中，8088 cpu會(huì)在第會(huì)在第3個(gè)時(shí)鐘個(gè)時(shí)鐘 周期的前沿測(cè)試該引腳周期的前沿測(cè)試該引腳 l如果測(cè)到高有效，cpu直接進(jìn)入第4個(gè)時(shí)鐘 周期 l如果測(cè)到無(wú)效，cpu將插入等待周期tw lcpu在等待周期中仍然要監(jiān)測(cè)在等待周期中仍然要監(jiān)測(cè)ready信號(hào)，信號(hào)， 有效則進(jìn)入第有效則進(jìn)入第4個(gè)時(shí)鐘周期，否則繼續(xù)插入等個(gè)時(shí)鐘周期，否則繼續(xù)插入等 待周期待周期tw。 22 2. 讀寫控制引腳讀寫控制引腳（續(xù)（續(xù)5） den*（data enable） l數(shù)據(jù)允許數(shù)據(jù)允許，輸出、三態(tài)、低電平有效，輸出、三態(tài)、低電

20、平有效 l有效時(shí)，表示當(dāng)前數(shù)據(jù)總線上正在傳送數(shù)據(jù)，可有效時(shí)，表示當(dāng)前數(shù)據(jù)總線上正在傳送數(shù)據(jù)，可 利用他來(lái)控制對(duì)數(shù)據(jù)總線的驅(qū)動(dòng)利用他來(lái)控制對(duì)數(shù)據(jù)總線的驅(qū)動(dòng) dt/r*（data transmit/receive） l數(shù)據(jù)發(fā)送數(shù)據(jù)發(fā)送/接收接收，輸出、三態(tài)，輸出、三態(tài) l該信號(hào)表明當(dāng)前總線上數(shù)據(jù)的流向該信號(hào)表明當(dāng)前總線上數(shù)據(jù)的流向 l高電平時(shí)數(shù)據(jù)自高電平時(shí)數(shù)據(jù)自cpu輸出（發(fā)送）輸出（發(fā)送） l低電平時(shí)數(shù)據(jù)輸入低電平時(shí)數(shù)據(jù)輸入cpu（接收）（接收） 23 2. 讀寫控制引腳讀寫控制引腳（續(xù)（續(xù)6） ss0*（system status 0） 最小組態(tài)模式下的最小組態(tài)模式下的狀態(tài)輸出狀態(tài)輸出信號(hào)信號(hào)

21、 l它與它與io/m*和和dt/r*一道，通過(guò)編碼指示一道，通過(guò)編碼指示cpu 在最小組態(tài)下的在最小組態(tài)下的8種工作狀態(tài)：種工作狀態(tài)： 1. 取指5. 中斷響應(yīng) 2. 存儲(chǔ)器讀6. i/o讀 3. 存儲(chǔ)器寫7. i/o寫 4. 過(guò)渡狀態(tài)8. 暫停 24 3. 中斷請(qǐng)求和響應(yīng)引腳中斷請(qǐng)求和響應(yīng)引腳 intr（interrupt request） l可屏蔽中斷請(qǐng)求可屏蔽中斷請(qǐng)求，輸入、高電平有效，輸入、高電平有效 l有效時(shí)，表示請(qǐng)求設(shè)備向有效時(shí)，表示請(qǐng)求設(shè)備向cpu申請(qǐng)可屏蔽中斷申請(qǐng)可屏蔽中斷 l該請(qǐng)求的優(yōu)先級(jí)別較低，并可通過(guò)關(guān)中斷指令該請(qǐng)求的優(yōu)先級(jí)別較低，并可通過(guò)關(guān)中斷指令 cli清除標(biāo)志寄存器

22、中的清除標(biāo)志寄存器中的if標(biāo)志、從而對(duì)中斷標(biāo)志、從而對(duì)中斷 請(qǐng)求進(jìn)行屏蔽請(qǐng)求進(jìn)行屏蔽 25 3. 中斷請(qǐng)求和響應(yīng)引腳中斷請(qǐng)求和響應(yīng)引腳（續(xù)（續(xù)1） inta*（interrupt acknowledge） l可屏蔽中斷響應(yīng)可屏蔽中斷響應(yīng)，輸出、低電平有效，輸出、低電平有效 l有效時(shí)，表示來(lái)自有效時(shí)，表示來(lái)自intr引腳的中斷請(qǐng)求已被引腳的中斷請(qǐng)求已被 cpu響應(yīng)，響應(yīng)，cpu進(jìn)入中斷響應(yīng)周期進(jìn)入中斷響應(yīng)周期 l中斷響應(yīng)周期是連續(xù)的兩個(gè)，每個(gè)都發(fā)出有效中斷響應(yīng)周期是連續(xù)的兩個(gè)，每個(gè)都發(fā)出有效 響應(yīng)信號(hào)，以便通知外設(shè)他們的中斷請(qǐng)求已被響應(yīng)信號(hào)，以便通知外設(shè)他們的中斷請(qǐng)求已被 響應(yīng)、并令有關(guān)設(shè)備將中

23、斷向量號(hào)送到數(shù)據(jù)總響應(yīng)、并令有關(guān)設(shè)備將中斷向量號(hào)送到數(shù)據(jù)總 線線 26 3. 中斷請(qǐng)求和響應(yīng)引腳中斷請(qǐng)求和響應(yīng)引腳（續(xù)（續(xù)2） nmi（non-maskable interrupt） l不可屏蔽中斷請(qǐng)求不可屏蔽中斷請(qǐng)求，輸入、上升沿有效，輸入、上升沿有效 l有效時(shí)，表示外界向有效時(shí)，表示外界向cpu申請(qǐng)不可屏蔽中斷申請(qǐng)不可屏蔽中斷 l該請(qǐng)求的優(yōu)先級(jí)別高于該請(qǐng)求的優(yōu)先級(jí)別高于intr，并且不能在，并且不能在 cpu內(nèi)被屏蔽內(nèi)被屏蔽 l當(dāng)系統(tǒng)發(fā)生緊急情況時(shí)，可通過(guò)他向當(dāng)系統(tǒng)發(fā)生緊急情況時(shí)，可通過(guò)他向cpu申請(qǐng)申請(qǐng) 不可屏蔽中斷服務(wù)不可屏蔽中斷服務(wù) 主機(jī)與外設(shè)進(jìn)行數(shù)據(jù)交換通常采用可屏蔽中斷主機(jī)與外設(shè)

24、進(jìn)行數(shù)據(jù)交換通常采用可屏蔽中斷 不可屏蔽中斷通常用于處理掉電等系統(tǒng)故障不可屏蔽中斷通常用于處理掉電等系統(tǒng)故障 27 4. 總線請(qǐng)求和響應(yīng)引腳總線請(qǐng)求和響應(yīng)引腳 hold l總線保持總線保持（即總線請(qǐng)求），輸入、高電平有效（即總線請(qǐng)求），輸入、高電平有效 l有效時(shí)，表示總線請(qǐng)求設(shè)備向有效時(shí)，表示總線請(qǐng)求設(shè)備向cpu申請(qǐng)占有總申請(qǐng)占有總 線線 l該信號(hào)從有效回到無(wú)效時(shí)，表示總線請(qǐng)求設(shè)備該信號(hào)從有效回到無(wú)效時(shí)，表示總線請(qǐng)求設(shè)備 對(duì)總線的使用已經(jīng)結(jié)束，通知對(duì)總線的使用已經(jīng)結(jié)束，通知cpu收回對(duì)總線收回對(duì)總線 的控制權(quán)的控制權(quán) dma控制器等主控設(shè)備通過(guò)控制器等主控設(shè)備通過(guò)hold申請(qǐng)申請(qǐng) 占用系統(tǒng)總線

25、（通常由占用系統(tǒng)總線（通常由cpu控制）控制） 28 4. 總線請(qǐng)求和響應(yīng)引腳總線請(qǐng)求和響應(yīng)引腳（續(xù)（續(xù)1） hlda（hold acknowledge） l總線保持響應(yīng)總線保持響應(yīng)（即總線響應(yīng)），輸出、高電平（即總線響應(yīng)），輸出、高電平 有效有效 l有效時(shí)，表示有效時(shí)，表示cpu已響應(yīng)總線請(qǐng)求并已將總線已響應(yīng)總線請(qǐng)求并已將總線 釋放釋放 l此時(shí)此時(shí)cpu的的地址總線地址總線、數(shù)據(jù)總線數(shù)據(jù)總線及及具有三態(tài)輸具有三態(tài)輸 出能力的控制總線出能力的控制總線將全面呈現(xiàn)高阻，使總線請(qǐng)將全面呈現(xiàn)高阻，使總線請(qǐng) 求設(shè)備可以順利接管總線求設(shè)備可以順利接管總線 l待到總線請(qǐng)求信號(hào)待到總線請(qǐng)求信號(hào)hold無(wú)效，總

26、線響應(yīng)信號(hào)無(wú)效，總線響應(yīng)信號(hào) hlda也轉(zhuǎn)為無(wú)效，也轉(zhuǎn)為無(wú)效，cpu重新獲得總線控制權(quán)重新獲得總線控制權(quán) 29 5. 其它引腳其它引腳 reset l復(fù)位請(qǐng)求復(fù)位請(qǐng)求，輸入、高電平有效，輸入、高電平有效 l該信號(hào)有效，將使該信號(hào)有效，將使cpu回到其初始狀態(tài)；當(dāng)他回到其初始狀態(tài)；當(dāng)他 再度返回?zé)o效時(shí)，再度返回?zé)o效時(shí)，cpu將重新開(kāi)始工作將重新開(kāi)始工作 l8088復(fù)位后復(fù)位后csffffh、ip0000h，所以程，所以程 序入口在物理地址序入口在物理地址ffff0h 30 5. 其它引腳其它引腳（續(xù)（續(xù)1） clk（clock） l時(shí)鐘輸入時(shí)鐘輸入 l系統(tǒng)通過(guò)該引腳給系統(tǒng)通過(guò)該引腳給cpu提供內(nèi)

27、部定時(shí)信號(hào)。提供內(nèi)部定時(shí)信號(hào)。 8088的標(biāo)準(zhǔn)工作時(shí)鐘為的標(biāo)準(zhǔn)工作時(shí)鐘為5mhz libm pc/xt機(jī)的機(jī)的8088采用了采用了4.77mhz的時(shí)鐘，的時(shí)鐘， 其周期約為其周期約為210ns 31 5. 其它引腳其它引腳（續(xù)（續(xù)2） vcc l電源輸入電源輸入，向，向cpu提供提供5v電源電源 gnd l接地接地，向，向cpu提供參考地電平提供參考地電平 mn/mx*（minimum/maximum） l組態(tài)選擇組態(tài)選擇，輸入，輸入 l接高電平時(shí)，接高電平時(shí)，8088引腳工作在最小組態(tài)；反之，引腳工作在最小組態(tài)；反之， 8088工作在最大組態(tài)工作在最大組態(tài) 32 5. 其它引腳其它引腳（續(xù)（

28、續(xù)3） test* l測(cè)試測(cè)試，輸入、低電平有效，輸入、低電平有效 l該引腳與該引腳與wait指令配合使用指令配合使用 l當(dāng)當(dāng)cpu執(zhí)行執(zhí)行wait指令時(shí)，他將在每個(gè)時(shí)鐘周期指令時(shí)，他將在每個(gè)時(shí)鐘周期 對(duì)該引腳進(jìn)行測(cè)試：如果無(wú)效，則程序踏步并繼對(duì)該引腳進(jìn)行測(cè)試：如果無(wú)效，則程序踏步并繼 續(xù)測(cè)試；如果有效，則程序恢復(fù)運(yùn)行續(xù)測(cè)試；如果有效，則程序恢復(fù)運(yùn)行 l也就是說(shuō)，也就是說(shuō)，wait指令使指令使cpu產(chǎn)生等待，直到引產(chǎn)生等待，直到引 腳有效為止腳有效為止 l在使用協(xié)處理器在使用協(xié)處理器8087時(shí)，通過(guò)引腳和時(shí)，通過(guò)引腳和wait指令，指令， 可使可使8088與與8087的操作保持同步的操作保持同

29、步 33 微機(jī)的總線結(jié)構(gòu) l單總線結(jié)構(gòu) 簡(jiǎn)單，但總線競(jìng)爭(zhēng)嚴(yán)重 cpu m m 接口接口接口接口 i/o接口接口 34 “引腳引腳”小結(jié)小結(jié) cpu引腳是系統(tǒng)總線的基本信號(hào)引腳是系統(tǒng)總線的基本信號(hào) 可以分成三類信號(hào)：可以分成三類信號(hào)： l8位數(shù)據(jù)線：位數(shù)據(jù)線：d0d7 l20位地址線：位地址線：a0a19 l控制線：控制線： lale、io/m*、wr*、rd*、ready lintr、inta*、nmi，hold、hlda lreset、clk、vcc、gnd 35 3. 最大模式的引腳定義最大模式的引腳定義 當(dāng)33腳 接地時(shí)，cpu處于最大工作方式。 mxmn/ （queue status）

30、指令隊(duì)列狀態(tài)信號(hào)（輸 出），從外部可以跟蹤cpu內(nèi)部的指令對(duì)列。 （status）總線周期狀態(tài)信號(hào)（輸出）， 這些信號(hào)組合起來(lái)，可以指出當(dāng)前cpu的狀態(tài)。 012 sss、 （request/grant）總線請(qǐng)求信 號(hào)/總線允許信號(hào)（雙向），向cpu輸入使用總線的請(qǐng)求信 號(hào)和cpu輸出對(duì)總線請(qǐng)求信號(hào)的應(yīng)答。 10 /gtrqgtrq、 （lock）總線封鎖信號(hào)（輸出），當(dāng)該引腳 輸出低電平時(shí)，封鎖其它總線控制設(shè)備提出的總線請(qǐng)求。 lock 36 “引腳引腳”提問(wèn)提問(wèn) l提問(wèn)之一：提問(wèn)之一： cpu引腳是如何與外部連接的呢？引腳是如何與外部連接的呢？ l解答：總線形成（解答：總線形成（第第2.5

31、節(jié)節(jié)） n提問(wèn)之二：提問(wèn)之二： cpu引腳是如何相互配合，引腳是如何相互配合， 實(shí)現(xiàn)總線操作、控制系統(tǒng)工作的呢？實(shí)現(xiàn)總線操作、控制系統(tǒng)工作的呢？ n解答：總線時(shí)序解答：總線時(shí)序（第（第2.5節(jié)）節(jié)） 37 系系 統(tǒng)統(tǒng) 總總 線線 形形 成成 與與 控控 制制 電電 路路 微微 處處 理理 器器 子子 系系 統(tǒng)統(tǒng) 控制總線控制總線cb 數(shù)據(jù)總線數(shù)據(jù)總線db 地址總線地址總線ab 系統(tǒng)總線系統(tǒng)總線 i/o設(shè)備設(shè)備 i/o接口接口 存儲(chǔ)器存儲(chǔ)器 系統(tǒng)總線的形成系統(tǒng)總線的形成 微處理器級(jí)總線微處理器級(jí)總線 38 l最小模式最小模式僅支持單處理器僅支持單處理器 l主要需解決：主要需解決： l地址與數(shù)據(jù)的

32、分離地址與數(shù)據(jù)的分離 l地址鎖存地址鎖存 l電路實(shí)現(xiàn)方案電路實(shí)現(xiàn)方案 l用用3片片8位的鎖存器位的鎖存器8282實(shí)現(xiàn)地址鎖存。實(shí)現(xiàn)地址鎖存。ale為為 鎖存控制信號(hào)，鎖存控制信號(hào)，oe*0 0使鎖存的地址直接輸出；使鎖存的地址直接輸出； l用用1片雙向三態(tài)門片雙向三態(tài)門8286用作數(shù)據(jù)總線驅(qū)動(dòng)和隔離，用作數(shù)據(jù)總線驅(qū)動(dòng)和隔離， dt/r*作為方向控制，作為方向控制，den*作為開(kāi)門信號(hào)；作為開(kāi)門信號(hào)； l其他控制信號(hào)由其他控制信號(hào)由8088直接產(chǎn)生。直接產(chǎn)生。 補(bǔ)充補(bǔ)充: :最小模式的總線形成最小模式的總線形成 39 ad7ad0 a15a8 a19/s6a16/s3 +5v 8088 ale

33、8282 stb 系統(tǒng)總線信號(hào)系統(tǒng)總線信號(hào) a19a16 a15a8 a7a0 d7d0 io/m* rd* wr* 8282 stb 8282 stb 8286t oe* mn/mx* io/m* rd* wr* dt/r* den* oe* oe* oe* 補(bǔ)充補(bǔ)充:最小模式下的連接示意圖最小模式下的連接示意圖 返回返回8088的指令執(zhí)行過(guò)程的指令執(zhí)行過(guò)程 41 最小組態(tài)的總線時(shí)序最小組態(tài)的總線時(shí)序 微處理器最基本的微處理器最基本的4種總線周期種總線周期： 存儲(chǔ)器讀總線周期存儲(chǔ)器讀總線周期 存儲(chǔ)器寫總線周期存儲(chǔ)器寫總線周期 i/o讀總線周期讀總線周期 i/o寫總線周期寫總線周期 存儲(chǔ)器寫總

34、線周期存儲(chǔ)器寫總線周期 t4t3t2t1 ale clk a19/s6a16/s3 a15a8 ad7ad0 a15a8 a7a0輸出數(shù)據(jù)輸出數(shù)據(jù) a19a16 s6s3 io/m* wr* t1狀態(tài)狀態(tài)輸出輸出20位存儲(chǔ)器地址位存儲(chǔ)器地址a19a0 io/m*輸出低電平，表示存儲(chǔ)器操作；輸出低電平，表示存儲(chǔ)器操作； ale輸出正脈沖，表示復(fù)用總線輸出地址輸出正脈沖，表示復(fù)用總線輸出地址 t2狀態(tài)狀態(tài)輸出控制信號(hào)輸出控制信號(hào)wr*和數(shù)據(jù)和數(shù)據(jù)d7d0 t3和和tw狀態(tài)狀態(tài)檢測(cè)數(shù)據(jù)傳送是否能夠完成檢測(cè)數(shù)據(jù)傳送是否能夠完成 t4狀態(tài)狀態(tài)完成數(shù)據(jù)傳送完成數(shù)據(jù)傳送 i/o寫總線周期寫總線周期 t4t3

35、t2t1 ale clk a19/s6a16/s3 a15a8 ad7ad0 a15a8 a7a0輸出數(shù)據(jù)輸出數(shù)據(jù) 0000 s6s3 io/m* wr* t1狀態(tài)狀態(tài)輸出輸出16位位i/o地址地址a15a0 io/m*輸出高電平，表示輸出高電平，表示i/o操作；操作； ale輸出正脈沖，表示復(fù)用總線輸出地址輸出正脈沖，表示復(fù)用總線輸出地址 t2狀態(tài)狀態(tài)輸出控制信號(hào)輸出控制信號(hào)wr*和數(shù)據(jù)和數(shù)據(jù)d7d0 t3和和tw狀態(tài)狀態(tài)檢測(cè)數(shù)據(jù)傳送是否能夠完成檢測(cè)數(shù)據(jù)傳送是否能夠完成 t4狀態(tài)狀態(tài)完成數(shù)據(jù)傳送完成數(shù)據(jù)傳送 寫總線周期寫總線周期 t4t3t2t1 ale clk a19/s6a16/s3 a

36、15a8 ad7ad0 a15a8 a7a0輸出數(shù)據(jù)輸出數(shù)據(jù) s6s3 io/m* wr* a19a16 dt/r* den* 存儲(chǔ)器讀總線周期存儲(chǔ)器讀總線周期 t4t3t2t1 ale clk a19/s6a16/s3 a15a8 ad7ad0 a15a8 a7a0輸入數(shù)據(jù)輸入數(shù)據(jù) a19a16 s6s3 io/m* rd* t1狀態(tài)狀態(tài)輸出輸出20位存儲(chǔ)器地址位存儲(chǔ)器地址a19a0 io/m*輸出低電平，表示存儲(chǔ)器操作；輸出低電平，表示存儲(chǔ)器操作； ale輸出正脈沖，表示復(fù)用總線輸出地址輸出正脈沖，表示復(fù)用總線輸出地址 t2狀態(tài)狀態(tài)輸出控制信號(hào)輸出控制信號(hào)rd* t3和和tw狀態(tài)狀態(tài)檢測(cè)數(shù)據(jù)傳送是否能夠完成檢測(cè)數(shù)據(jù)傳送是否能夠完成 t4狀態(tài)狀態(tài)前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送 i/o讀總線周期讀總線周期 t4t3t2t1 ale clk a19/s6a16/s3 a15a8 ad7ad0 a