FPGA硬件電路設計及FPGA平臺介紹

1、FPGA硬件電路設計及 FPGA平臺簡介 2 主要內(nèi)容： 1.FPGA技術(shù)概述； 2.主流FPGA器件介紹； 3.VIRTEX-5 FPGA電路設計； 4.V4LX160 FPGA平臺介紹； 第一章FPGA技術(shù) 概述 4 第1章主要內(nèi)容 可編程邏輯器件發(fā)展歷程 FPGA的結(jié)構(gòu) FPGA的主要特點 FPGA的發(fā)展趨勢 5 可編程邏輯器件發(fā)展歷程 PROM可編程只讀存儲器，只能存儲少量數(shù)據(jù)，完成簡單邏輯功能。 EPROM/EEPROM紫外線可擦除只讀存儲器和電可擦除只讀存儲器。 PAL/GAL可編程陣列邏輯和通用陣列邏輯，能完成中大規(guī)模的數(shù)字邏輯功能。 FPGA/CPLD現(xiàn)場可編程門陣列和復雜可編

2、程邏輯器件，完成超大規(guī)模的復雜組合邏輯與設計邏輯。 6 FPGA的結(jié)構(gòu) FPGA一般由以下幾個基本部分構(gòu)成： 可編程邏輯功能模塊（Configurable Logic Block，CLB） 可編程輸入輸出模塊（Input/Output Blocks，IOB） 可編程內(nèi)部互連資源（Programmable Interconnection，PI） 現(xiàn)代平臺級FPGA還會包括以下可選資源： 存儲器資源（BlockRAM） 數(shù)字時鐘管理單元（分頻、倍頻、數(shù)字延遲） I/O多電平標準兼容（Select I/O） 算術(shù)運算單元（乘法器、加法器） 特殊功能模塊 微處理器模塊（PowerPC、ARM） 7 現(xiàn)

3、代FPGA的主要特點 規(guī)模越來越大，達到上千萬門級的規(guī)模，更適于實現(xiàn)片上系統(tǒng)（SoC）。 開發(fā)過程投資小。FPGA設計靈活，發(fā)現(xiàn)錯誤時可直接更改設計，減少了投片風險，節(jié)省了許多潛在的花費。 FPGA除能完成復雜系統(tǒng)功能外，也可以實現(xiàn)ASIC設計的功能樣機。 FPGA一般可以反復地編程、擦除。在不改變外圍電路的情況下，設計不同片內(nèi)邏輯就能實現(xiàn)不同的電路功 能。 保密性好。在某些場合下，根據(jù)要求選用防止反向技術(shù)的FPGA，能很好的保護系統(tǒng)的安全性和設計者的知 識產(chǎn)權(quán)。 8 以ARM、PowerPC、Nios和MicroBlaze為代表的RISC處理器軟硬IP核、各種軟硬IP核極大的加強了系 統(tǒng)功能

4、，可以實現(xiàn)真正的可編程片上系統(tǒng)。 FPGA開發(fā)工具智能化程度高，功能強大。應用各種工具可以完成從輸入、綜合、實現(xiàn)到配置芯片等一系列 功能。還有許多工具可以完成對設計的仿真、優(yōu)化、約束、在線調(diào)試等功能。這些工具易學易用，可以使 設計人員更能集中精力進行電路設計。 9 FPGA的發(fā)展趨勢 向更高密度、更大容量的系統(tǒng)級方向發(fā)展。 向低成本、低電壓、低功耗、微封裝和環(huán)保型發(fā)展。 IP資源復用理念得到普遍認同并成為主要設計方式。 MCU、DSP和MPU等嵌入式處理器IP將成為FPGA應用的核心。 第二章主流FPGA 器件介紹 11 第2章主要內(nèi)容 q 各廠商FPGA系列介紹 q Altera FPGA主

5、流器件介紹 q Xilinx FPGA主流器件介紹 12 FPGA廠商 ALTERA基于RAM工藝的通用FPGA XILINX 基于RAM工藝的通用FPGA ACTEL 基于反熔絲工藝和FLASH工藝非易失性的FPGA LATTICE具有混合工藝的特色FPGA 13 ALTERA公司FPGA系列 Cyclone低成本FPGA系列，針對成本敏感的應用 Cyclone 130nm工藝 Cyclone II90nm工藝 Cyclone III65nm工藝 Arria GX 帶有收發(fā)器的中低成本FPGA系列，針對PCIE、千 兆 以太網(wǎng)和Serial RapidIO Stratix 高端FPGA系列，

6、針對高密度高性能應用 Stratix 130nm工藝 Stratix II/GX90nm工藝 Stratix III L/E 65nm工藝 Stratix IV E/GT/GX40nm工藝 14 Xilinx公司FPGA系列 Spartan低成本FPGA系列，針對成本敏感的應用 Spartan IIE/II/XL 130nm工藝 Spartan 3/3E/3A/3AN/3A DSP90nm工藝 Spartan 6 LX/LXT45nm工藝 Virtex 高端FPGA系列，針對高密度高性能應用 Virtex II/IIPro130nm工藝 Virtex 4 LX/SX/FX90nm工藝 Virt

7、ex 5 LX/LXT/SXT/FXT/TXT65nm工藝 Virtex 6 LXT/SXT/HXT40nm工藝 15 q ACTEL公司FPGA系列 v ProASIC3 最低成本、低功耗、可重編程非易失FPGA系列 ProASIC3/E 低功耗、低成本FPGA ProASIC3 nano 具有增強I/O功能的最低成本的FPGA ProASIC3L 6低功耗、高性能和低成本平衡的FPGA v IGLOO 低功耗、小面積、低成本、可重編程Flash FPGA IGLOO/e 功耗超低的可編程FPGA IGLOO nano 業(yè)界功耗最低、尺寸最小的FPGA IGLOO PLUS 具有增強I/O功

8、能的低功耗FPGA v Fusion 將可配置模擬部件、大容量 Flash 、時鐘電路，以及基 于Flash的高性能可編程邏輯集成在單片器件中 16 q Lattice公司FPGA系列 v LatticeSC 高性能FPGA系列 LatticeSC 業(yè)界最快的FPGA結(jié)構(gòu)，采納了系統(tǒng)級特性。 v LatticeXP 非易失 的Flash FPGA系列 LatticeXP 290nm閃存片上存儲器，瞬時上電、小的芯片面積、 串行TAG存儲器、設計安全性等。 支持現(xiàn)場升級 (Live Updates)、128位的AES加密以及雙引導技術(shù)。 v LatticeECP 低成本結(jié)構(gòu)和一些先進特性的FPG

9、A系列 LatticeECP3業(yè)界擁有SERDES功能的FPGA器件中，具有最低的 功耗和價格 17 第2章主要內(nèi)容 q FPGA生產(chǎn)廠商介紹 q Altera FPGA主流器件介紹 q Xilinx FPGA主流器件介紹 18 q 主流低端器件Cyclone III65nm 低成本FPGA系列 v 特性總結(jié) 19 20 q 主流高端器件Stratix IV 40nm 高性能、高端FPGA v Stratix IV E非收發(fā)器應用的通用FPGA 特性總結(jié) 1、ALM:GT和GX型號有530K等價LE，E型號有680K等價LE;分段式的8輸入 LUT。 2、可編程功耗技術(shù):每一個可編程LAB、D

10、SP模塊和存儲器模塊都可工作在 高速模式和低功耗模式 3、外部存儲器接口:支持DDR3、DDR2、QDR II、QDR、RLDRAM和 RLDRAM等外部DRAM和SRAM接口，速度可到 533M/Hz 4、DSP模塊:具有1360個18位 x 18位乘法器，可靈活配置為多種模式。 5、高速IO支持:支持可編程擺率、驅(qū)動能力、輸出延時和OCT等功能，經(jīng)過 優(yōu)化后的LVDS IO性能在150M1.6G之間 6、時鐘管理: 12個PLL，速度在5720MHz之間。還有16個全局時鐘、88 個象限時鐘及132個外圍時鐘。 21 22 v Stratix IV GX 優(yōu)異的帶寬性能和信號完整性 特性總

11、結(jié) 23 Stratix IV GT 帶有11.3-Gbps收發(fā)器 特性總結(jié) 24 q 主流高端器件Stratix III 65nm 高性能、高端FPGA v Stratix III-L邏輯、存儲器和DSP資源平衡 v Stratix III-E增強了存儲器和DSP資源 25 第2章主要內(nèi)容 q FPGA生產(chǎn)廠商介紹 q Altera FPGA主流器件介紹 q Xilinx FPGA主流器件介紹 26 q 主流低端器件Spartan 3 90nm 低成本FPGA系列 v Spartan 3密度優(yōu)化的，適用于數(shù)據(jù)綜合處理 v Spartan 3E邏輯優(yōu)化的，適用于邏輯集成和嵌入式控制 v Spa

12、rtan 3AIO優(yōu)化的，適用于多IO應用，如橋接，存儲器接口 v Spartan 3AN非易失的，適用于空間受限的設計 v Spartan 3A DSPDSP應用優(yōu)化，適用于DSP相關應用 27 v Spartan 3 特性:1、DCM頻率5M300M，DDR/DDR2最高到400M,IO最大24mA驅(qū) 動電流 2、支持19種IO標準和多種電平標準 28 v Spartan 3E資源 增強特性邏輯密度高。支持多種配置方式（SPI,BPI等） 29 v Spartan 3A:適用于多IO的低成本應用 增強特性1有suspend模式，可降低系統(tǒng)功耗 增強特性2增強的DDR支持，IO密度高 30

13、v Spartan 3AN:整合了非易失MEMORY 增強特性1內(nèi)嵌11M的非易失MEMORY，節(jié)省外部空間，易用，簡化 設計 增強特性2代碼更安全 31 v Spartan 3A DSP:內(nèi)嵌高性能DSP模塊 增強特性1內(nèi)嵌基于Virtex 4的DSP48A模塊，獨立布線，250M處理能 力 增強特性2增強了BLOCK RAM，工作頻率250M 32 q 主流低端器件Spartan 6 45nm 低成本、低功耗FPGA系列 v Spartan-6 LX具有邏輯優(yōu)化的 v Spartan-6 LXT具有高速串行數(shù)據(jù)連接 33 v Spartan-6 LX的基本特性 1、基于雙寄存器、6輸入查找

14、表的slice 2、IO支持1.2V3.3V的多種電平和多種接口標準；每對差分IO傳輸速度 1Gb/s；支持DDR、DDR2、DDR3和RLDDR，最高支持速率800Mb/s； 支持PCI-33MHz 。 3、增強的DSP處理模塊- DSP48A1 4、增強的時鐘管理模塊(CMT)，一個CMT由2個DCM和1個PLL組成。 5、支持多種配置模式，包括低成本的SPI模式和NOR FLASH模式。 6、增強的設計安全保護，使用了DNA身份驗證方式和AES流加密方式 7、低成本的增強型的軟處理器MicroBlaze。 34 v Spartan-6 LXT的附加特性 1、集成了高速GTP串行收發(fā)器，最

15、高速率為3.125Gb/s,接口類型包括SATA， PCI-E，1G 以太網(wǎng)， DisplayPort， OBSAI, CPRI, EPON等。 2、為PCI Express設計集成了Endpoint block。 35 q 主流高端器件Virtex5 65nm 高端高性能FPGA系列 v Virtex-5 LX： 高性能通用邏輯應用 v Virtex-5 LXT：具有高級串行連接功能的高性能邏輯應用 v Virtex-5 SXT：具有高級串行連接功能的高性能信號處理應用 v Virtex-5 FXT：具有高級串行連接功能的高性能嵌入式系統(tǒng) v Virtex-5 TXT：具有雙密度高級串行連接

16、功能的高性能系統(tǒng) 36 v Virtex-5 系列的基本特性 1、真 6 輸入查找表 (LUT) 技術(shù)，雙 5-LUT 選項。 2、時鐘管理模塊 (CMT) 具有零延遲緩沖、頻率綜合和時鐘相移功能的 數(shù)字時鐘管理器模塊；具有輸入抖動濾波、零延遲緩沖、頻率綜合和相位 匹配時鐘分頻功能的PLL模塊。 3、真雙端口 RAM 模塊36 Kb Block RAM/FIFO 4、高級DSP48E Slice 5、支持多種配置模式，包括低成本的SPI模式和并行FLASH模式。 6、所有器件都有系統(tǒng)監(jiān)視功能（片上/片外熱特性監(jiān)視、片上 / 片外電源監(jiān) 視、通過 JTAG 端口訪問所有監(jiān)視量） 7、LXT、SX

17、T 和 FXT 器件同樣封裝中引腳兼容 37 v Virtex-5 LXT、SXT、TXT、FXT的特性 1、 PCI Express 集成端點模塊、 符合 PCI Express 基本規(guī)范 1.1 。 2、三態(tài) 10/100/1000 Mb/s 以太網(wǎng) MAC，可以將 RocketIO 收發(fā)器用 作 PHY，也可以用多種軟 MII（媒體獨立接口）方案將其連接 到外部PHY v Virtex-5 LXT、SXT的特有功能 100 Mb/s 到 3.75 Gb/s 的 RocketIO GTP 收發(fā)器 v Virtex-5 TXT、FXT的特有功能 150 Mb/s 到 6.5 Gb/s 的 R

18、ocketIO GTX 收發(fā)器 v Virtex-5 FXT的特有功能 包含了PowerPC 440 微處理器模塊（ RISC 架構(gòu)、七級流水線、包括 32 KB 的指令和數(shù)據(jù)緩存） 38 v Virtex-5 LX、LXT系列器件 39 v Virtex-5 SXT、TXT、FXT系列器件 1.Virtex-5 Slice 的組織方式與前幾代不同。每個 Virtex-5 Slice 包含四個 LUT 和四個觸發(fā)器 2. 每個 DSP48E Slice 包含一個 25 x 18 乘法器、一個加法器和一個累加器。 3. Block RAM 的基本容量為 36 Kb。每個模塊也可用作兩個獨立的 1

19、8 Kb 模塊。 4. 每個時鐘管理模塊 (CMT) 包含兩個 DCM 和一個 PLL。 40 q 主流高端器件Virtex-6 40nm 高端高性能FPGA系列 Virtex-6 系列FPGA是XILINX公司最新發(fā)布的產(chǎn)品，目前有兩個系列： v Virtex-6 LXT具有高級串行連接功能的高性能邏輯應用 v Virtex-6 SXT具有高級串行連接功能的高性能信號處理應用 第三章Virtex 5硬 件設計 42 第3章主要內(nèi)容 XILINX Virtex-5詳細概述 Virtex-5 硬件特性 硬件電路設計要點 43 q Virtex-5 FPGA 邏輯 v 邏輯速度更高，比V4高12個

20、等級 v 可級聯(lián)的 32 位變量移位寄存器或 64 位分布式存儲器功能 v 優(yōu)異的布線架構(gòu)，增強了對角線方向的布線，連接模塊與模塊之間的中 間連線極少 v 多達 330,000 個邏輯單元 44 q 550 MHz 時鐘 v 多達六個時鐘管理模塊 (CMT) 每個 CMT 包含兩個 DCM 和一個 PLL - 時鐘發(fā)生器總數(shù)多達 18 個 靈活的 DCM 到 PLL 或 PLL 到 DCM 級聯(lián) v 可實現(xiàn)優(yōu)化低抖動時鐘和精確占空比的差分時鐘樹結(jié)構(gòu) v 32 個全局時鐘網(wǎng)絡，還有局部時鐘、I/O 時鐘和本地時鐘 q 550 MHz DSP48E Slice v 25 x 18 補碼乘法運算 v

21、 用于乘法累加 (MACC) 運算的可選 48 位累加器，可選擇將累加器級聯(lián) 為 96 位構(gòu) v 用于復數(shù)乘法運算或乘加運算的集成加法器。 v 可選按位邏輯運行模式 v 在一個 DSP 列中完全可級聯(lián)，無需外部布線資源 45 q 550 MHz集成模塊存儲器 高達 16.4 Mb 的集成模塊存儲器 帶有可選雙 18 Kb 模式的 36 Kb 模塊 真雙端口 RAM 單元,每端口寬度可達 36 位,獨立的端口寬度選擇 （1 位寬 到 72 位寬） 對于簡單雙端口運行 (一個讀端口和一個寫端口)，每端口寬度可達 72 位 支持 9 、18 、36 位和 72 位寬度的存儲器位數(shù)及奇偶校驗 / 邊帶

22、存儲器 從 32K x 1 到 512 x 72 的配置（8K x 4 到 512 x 72 用于 FIFO 運行） 多速率 FIFO 支持邏輯,支持同步 FIFO 具有完全可編程近滿標志和近空標志的滿標志和空標志 字節(jié)寫功能 專用級聯(lián)布線，無需 FPGA 布線即可形成 64K x 1 存儲器 滿足高可靠性存儲器要求的集成可選 ECC 針對 18 Kb （及以下）運行的特殊降功耗設計 46 Select IO 每個banks提供VRN和VRP參考電壓，根據(jù)不同的參考電壓提供 不同的IO標準。 可以與外部具有不同電壓和閾值的信號直接連接 在速度/噪聲性能方面達到優(yōu)化平衡 無需在單板上放置接口轉(zhuǎn)換

23、器件 IOB 可編程 可編程單端或差分 (LVDS) 運行 具有可選單倍數(shù)據(jù)速率 (SDR) 或雙倍數(shù)據(jù)速率 (DDR) 寄存器的輸入模 塊 具有可選 SDR 或 DDR 寄存器的輸出模塊 雙向模塊 逐比特去歪斜電路 專用 I/O 和區(qū)域時鐘資源 內(nèi)置數(shù)據(jù)串行器 / 解串器 47 支持多種差分信號標準 LVDS 和擴展 LVDS （僅 2.5V） BLVDS （總線 LVDS） ULVDS Hypertransport 差分 HSTL 1.5V 和 1.8V （I 和 II 級） 差分 SSTL 1.8V 和 2.5V （I 和 II 級） RSDS （2.5V 點對點） 支持多種單端輸入/輸

24、出標準 LVTTL LVCMOS （3.3V、2.5V、1.8V、1.5V 和 1.2V） PCI （33 和 66 MHz） PCI-X GTL 和 GTLP HSTL 1.5V 和 1.8V （I、II、III 和 IV 級） HSTL 1.2V （一級） SSTL 1.8V 和 2.5V （I 和 II 級） 48 數(shù)字可控阻抗(DCI) DCI即通過特定的參考電壓，在芯片內(nèi)部提供IO管腳的特定匹配電 阻 DCI使得 輸出驅(qū)動器可以與板上走線的阻抗相匹配 為接收器和發(fā)送器提供端接電阻 DCI優(yōu)勢 通過消除短線反射來提高信號的完整性 通過減少外部電阻的使用來降低布板的復雜度和減少元器件的數(shù)

25、目 內(nèi)部的反饋電路可以消除由于溫度電壓和工藝變化帶來的影響 49 配置 支持 Platform Flash 配置、 SPI Flash 配置或標準并行 NOR Flash 配置 主串行模式 、從 SelectMAP 模式 、主 SelectMAP 模式 、 邊界 掃描模式 、SPI 模式 、BPI 模式 （字節(jié)寬度外設接口標準 x8 或 x16 NOR Flash） 專用的回讀重新配置邏輯，可支持比特流 256 位 AES 比特流解密，可保護知識產(chǎn)權(quán)并防止復制設計 改進的比特流檢錯 / 糾錯功能 自動總線寬度檢測功能從動串行模式 支持冷 / 熱啟動的多比特流管理 (MBM) 并行菊花鏈 配置

26、CRC 和 ECC 支持，可實現(xiàn)最強大、最靈活的器件完整性校 驗 通過 ICAP 端口進行部分重配置 50 RocketIO GTP RocketIO GTP 收發(fā)器 8 - 24 個通道 RocketIO GTP 收發(fā)器，速度:100 Mb/s 到 3.2 Gb/s (6.5Gb/s)。 完全時鐘和數(shù)據(jù)恢復功能 8/16 位或 10/20 位數(shù)據(jù)通路支持 集成 FIFO/ 彈性緩沖器 通道綁定和時鐘校正支持 嵌入式 32 位 CRC 生成 / 檢查 集成的間隔符檢測或 A1/A2 檢測功能 可編程預加重 （AKA 發(fā)射器均衡） 可編程發(fā)射器輸出擺幅 ，可編程接收器均衡 ，可編程接收器終端 嵌

27、入式支持：帶外 (OOB) 信令：串行 ATA；信標、電氣空閑和 PCI Express 接收器檢測 針對接收器的片上可旁路 AC 耦合 內(nèi)置式 PRBS 生成器 / 校驗器 51 三態(tài) (10/100/1000 Mb/s) (10/100/1000 Mb/s) 以太網(wǎng) MAC MAC 符合 IEEE 802.3 經(jīng)過 UNH 一致性測試 使用 SelectIO 技術(shù)的 MII/GMII 接口，或者當與 RocketIO 收發(fā) 器配合使用時的 SGMII 接口 半雙工或全雙工 支持巨型幀 1000 Base-X PCS/PMA：當與 RocketIO GTP 收發(fā)器配合使用時， 可提供完全 1

28、000 Base-X 片上實現(xiàn) 對微處理器的 DCR 總線連接 52 與 PCI Express PCI Express 兼容的集成端點模塊 與 RocketIO GTP 收發(fā)器配合使用，在盡量少用 FPGA邏輯的情況 下提供全面的 PCI Express 端點功能。 符合 PCI Express 基礎規(guī)范 1.1 PCI Express 端點模塊或傳統(tǒng) PCI Express 端點模塊 8 倍、4 倍、2 倍或 1 倍通道寬度 電源管理支持 用 Block RAM 作緩沖 完全緩沖式發(fā)送與接收 訪問 PCI Express 配置空間和內(nèi)部配置的管理界面 全程支持最大有效載荷 （128 字節(jié)到

29、 4096 字節(jié)） 最多兩條虛擬通道 (VC) 循環(huán)、加權(quán)循環(huán)或嚴格優(yōu)先級 VC 仲裁 最多 6 x 32 位或 3 x 64 位 BAR （或 32 位和 64 位組合） 53 第3章主要內(nèi)容 XILINX Virtex-5模塊詳細概述 Virtex-5 硬件特性 硬件電路設計 54 Virtex-5速度等級 速度等級 Virtex-5速度等級分為3個等級，即-1(最慢)、-2和-3 (最快)。 不同的速度等級下，IO開關特性(LVTTL、LVCMOS、LVDS、HSTL、SSTL和 GTL等)、RAM、MEMORY接口(DDR、DDR2和QDDR等)、乘法器、加法器 和網(wǎng)絡接口(SFI、S

30、PI)的速度不同。 55 Virtex-5電源特性 核心電源 VCCint = 1V10%，靜態(tài)電流大小為0.3A4.2A(與型號相關)，動態(tài)電流 與運行頻率、使用資源等有關，可以使用Xilinx公司提供的仿真工具Xilinx Power Estimator進行評估。 輔助電源 VCCaux = 2.5V10%，靜態(tài)電流大小為38mA350mA(與型號相關)，動 態(tài)電流與運行頻率、使用資源有關，可以使用Xilinx公司提供的工具Xilinx Power Estimator進行評估。 IO Bank電源 VCCO=1.2V3.3V10%，靜態(tài)電流大小為1.5mA12mA(與型號相關),動 態(tài)電流

31、與使用的實際情況有關。 KEY保持電源 Vbat=1V3.6V,Imax=150nA。 56 差分信號標準 LVDS 和擴展 LVDS （僅 2.5V） BLVDS （總線 LVDS） ULVDS Hypertransport 差分 HSTL 1.5V 和 1.8V （I 和 II 級） 差分 SSTL 1.8V 和 2.5V （I 和 II 級） RSDS （2.5V 點對點） 單端輸入/輸出標準 LVTTL LVCMOS （3.3V、2.5V、1.8V、1.5V 和 1.2V） PCI （33 和 66 MHz） PCI-X GTL 和 GTLP HSTL 1.5V 和 1.8V （I、I

32、I、III 和 IV 級） HSTL 1.2V （一級） SSTL 1.8V 和 2.5V （I 和 II 級） Virtex-5 IO特性 57 IO驅(qū)動能力 LVTTL 輸出電流224mA LVCMOS （3.3V 、2.5V ）輸出電流224mA LVCMOS （1.8V、1.5V ）輸出電流216mA LVCMOS （1.2V） 輸出電流28mA IO SWITCH SPEED 不同的IO接口標準、IO電壓和IO模式都會有不同的開關速 度，詳細數(shù) 據(jù)請參考相關器件的DATASHEET Virtex-5 IO特性 58 第3章主要內(nèi)容 q XILINX Virtex-5模塊詳細概述 q

33、Virtex-5 硬件特性 q 硬件電路設計 59 FPGA型號選擇 1、根據(jù)所需要的邏輯資源(LE) 和時鐘資源(DCM個數(shù))，選擇具有合適大 小的LE和合適數(shù)目DCM的FPGA 2、根據(jù)需要的IO數(shù)選擇合適的FPGA的封裝形式。 3、選擇封裝時考慮一下芯片的面積和布線情況。 60 選擇FPGA 的配置EPROM 1、查看數(shù)據(jù)手冊根據(jù)，根據(jù)FPGA的型號選擇合適容量的EPROM。 2、根據(jù)需要選擇相應的配置模式。 主/從 SelectMAP 模式：速度很快，連線多，不便于布線 主/從 串模式：連線少，布線方便，但速度慢 SPI模式：布線較方便，速度一般，成本低。 BPI模式：成本低，速度快，

34、連線多，不便于布線。 3、 根據(jù)配置模式選擇相應的EPROM的型號。 SelectMAP 模式和串行模式：使用XILINX公司的Platform Flash SPI模式：具有標準SPI接口的Flash 。 BPI模式：具有標準并行接口的NOR Flash 。 61 FPGA 的電源系統(tǒng) 1、根據(jù)FPGA的型號利用Xilinx提供的工具XPE對我們所試用的情況做評 估后，得出下圖所示的表格： 62 FPGA 的電源系統(tǒng) 2、根據(jù)需要選擇合適的電源芯片。 一般FPGA的電源所需電流比較大，建議采用開關電源芯片。 BANK電壓：不同的bank可以使用不同的電壓。 VBAT供電：可以選用扣式鋰電池或超

35、級電容供電。 3、上電時序 有些型號的FPGA對上電時序有要求，請參考其DATASHEET 選擇有上電控制的電源芯片。 63 FPGA 的電源系統(tǒng)實例方案 64 FPGA 的電源分組 65 FPGA 的IO管腳 1、專用管腳：有特殊功能(如配置相關管腳，JTAG相關腳,)，不能用作其 他使用。 2、多功能管腳：既可以做功能管腳使用，也可作為IO使用，如Vref、VRP、 VRN、A0A25、D0D32等 3、通用IO：如使用差分模式，請注意所對應的差分對。 4、IO保護：對于外引的IO應盡量給于保護，防止外部的靜電、大電流等 損壞IO管腳，導致FPGA芯片損壞。 66 FPGA 的IO BANK 67 1156個PINTop Signal Layer 68 1156個PIN2th、3th Signal Layer 69 1156個PIN4th、5th Signal Layer 70 1156個PIN6th Signal Layer 71 去耦電容的選擇和放置 72 去耦電容的用法和放置 73 去耦電容的用法和放置 第四章V4LX160 FPGA平臺介紹 75 V4LX160FPGA平臺架構(gòu) 76 平臺上的資源 1、FPGA 型號：