VHDL設(shè)計(jì)七人決器

1、FPGA系統(tǒng)設(shè)計(jì)與開發(fā)課程設(shè)計(jì)報(bào)告題 目：七人表決器專 業(yè)：電子信息工程專業(yè)學(xué) 號：1340820410姓 名：楊彪扌旨導(dǎo)老師：聶小燕、實(shí)驗(yàn)?zāi)康? 、熟悉 VHDL 的編程。2 、熟悉七人表決器的工作原理。3、進(jìn)一步了解實(shí)驗(yàn)系統(tǒng)的硬件結(jié)構(gòu) 二、實(shí)驗(yàn)原理所謂表決器就是對于一個(gè)行為，由多個(gè)人投票，如果同意的票數(shù)過半，就認(rèn)為 此行為可行；否則如果否決的票數(shù)過半，則認(rèn)為此行為無效。七人表決器顧名思義就是由七個(gè)人來投票，當(dāng)同意的票數(shù)大于或者等于4時(shí)，則認(rèn)為同意；反之，當(dāng)否決的票數(shù)大于或者等于 4時(shí)，則認(rèn)為不同意。實(shí)驗(yàn)中用 7 個(gè)撥動(dòng)開關(guān)來表示七個(gè)人，分別用 7個(gè)LED等來反應(yīng)每個(gè)人的決定，當(dāng)對應(yīng)的撥動(dòng)

2、開關(guān)輸入為 1時(shí)，表示此人同意，LED丁點(diǎn)亮；否則若撥動(dòng)開關(guān)輸入為 0；則 表示此人反對，LED丁不亮。表決的結(jié)果也用一個(gè)LED表示，若表決的結(jié)果為同意， 則 LED 被點(diǎn)亮；否則，如果表決的結(jié)果為反對，則 LED 不會被點(diǎn)亮。同時(shí)，數(shù)碼管 上顯示通過的票數(shù)。三、實(shí)驗(yàn)內(nèi)容本實(shí)驗(yàn)就是利用實(shí)驗(yàn)系統(tǒng)中的撥動(dòng)開關(guān)模塊和 LED模塊以及數(shù)碼管模塊來 實(shí)現(xiàn)一個(gè)簡單的七人表決器的功能。 撥動(dòng)開關(guān)模塊中的K1K7表示七個(gè)人，當(dāng)撥 動(dòng)開關(guān)輸入為 1時(shí)，表示對應(yīng)的人投同意票，對應(yīng)的LED丁亮；否則當(dāng)撥動(dòng)開 關(guān)輸入為 0時(shí)，表示對應(yīng)的人投反對票，對應(yīng)的LED丁不亮；LED模塊中LED1 表示七人表決的結(jié)果，當(dāng) LE

3、D1 點(diǎn)亮?xí)r，表示此行為通過表決；否則當(dāng) LED1 熄 滅時(shí)，表示此行為未通過表決。同時(shí)通過的票數(shù)在數(shù)碼管上顯示出來。四、實(shí)驗(yàn)步驟1、打開QJARTUSI軟件，新建一個(gè)工程。2、建完工程之后，再新建一個(gè) VHDL File ，打開 VHDL 編輯器對話框。3、按照實(shí)驗(yàn)原理和自己的想法，在 VHDL 編輯窗口編寫 VHDL 程序。4、編寫完VHDL程序后，保存起來，并建立工程。5、對自己編寫的VHDL程序進(jìn)行編譯并仿真，對程序的錯(cuò)誤進(jìn)行修改。6編譯仿真無誤后，依照撥動(dòng)開關(guān)、LED數(shù)碼管與FPGA勺管腳連接表或參 照附錄進(jìn)行管腳分配。表1是示例程序的管腳分配表。分配完成后，再進(jìn)行全編譯 一次，以使

4、管腳分配生效。7、下載程序到試驗(yàn)箱驗(yàn)證實(shí)驗(yàn)的正確性， 觀察現(xiàn)象，對錯(cuò)誤的地方進(jìn)行改正。表1程序的管腳分配表端口名使用模塊信號對應(yīng)FPGA管腳說明CLK時(shí)鐘C13CLR復(fù)位P25低電平有效K1撥動(dòng)開關(guān)K1H8七位投票人的表決器K2撥動(dòng)開關(guān)K2J8K3撥動(dòng)開關(guān)K3J9K4撥動(dòng)開關(guān)K4A4K5撥動(dòng)開關(guān)K5B4K6撥動(dòng)開關(guān)K6A5K7撥動(dòng)開關(guān)K7B5ResultLED 模塊 LED1G13表決結(jié)果亮為通過LEDOLED 模塊 LED2G15每個(gè)人投票的結(jié)果LED1LED 模塊 LED3G14LED2LED 模塊 LED4H12LED3LED 模塊 LED5H11LED4LED 模塊 LED6J10LE

5、D5LED 模塊 LED7L9LED6LED 模塊 LED8H10LEDAGO數(shù)碼管模塊A段F13表決通過的票數(shù)LEDAG1數(shù)碼管模塊B段F14LEDAG2數(shù)碼管模塊C段F15LEDAG3數(shù)碼管模塊D段E15LEDAG4數(shù)碼管模塊E段F16LEDAG5數(shù)碼管模塊F段F17LEDAG6數(shù)碼管模塊G段E18五、七人表決器VHDL程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY BJQ ISPORT(CLK,CLR:IN STD_LOGIC;-CLK為系統(tǒng)時(shí)鐘，CLR為復(fù)位按K:IN S

6、TD_LOGIC_VECTOR(6 DOWNTO 0);-撥動(dòng)開關(guān)輸入表決Result:OUT STD_LOGIC;-顯示表決是否通過LEDAG,LED:OUTSTD_LOGIC_VECTOR(OWNTO); -LEDAG 為七段數(shù)碼管, 用來顯示同意的人數(shù)；LED為七個(gè)指示燈，用來指示投票人的個(gè)人投票結(jié)果。END ENTITY BJQ;ARCHITECTURE one OF BJQ ISBEGINPROCESS(K)VARIABLE shu:INTEGER; -定義變量shu來統(tǒng)計(jì)同意的個(gè)數(shù)BEGINIF (CLR=1) THEN-不復(fù)位，即正常工作LEDResult=0; LEDAG=01

7、11111;LEDResult=0; LEDAG=0000110;LEDResult=0;LEDAG=1011011;LEDResult=0; LEDAG=1001111;LEDResult=1;LEDAG=1100110;LEDResult=1; LEDAG=1101101;LEDResult=1;LEDAG=1111101;LEDResult=1;LEDAG=0100111;LEDResult=0; LEDAG=0000000;LED=K;END CASE;END IF;ELSE 啟動(dòng)復(fù)位功能，同時(shí)復(fù)位指示燈和數(shù)碼管Result=0;LEDAG=0111111;LED：?aiDIt血.CI

8、O).cmst.nt胭測衛(wèi)時(shí)01預(yù)皿山別肌】血麗蹶IKX： 問劭曲L.麗顧別LI汕師i頑巾1【1WX爼L加獅Of網(wǎng)剛I1皿麒1嘰訊:厠:，恥山I ：；也；：WlCKOUD犧山1啊01頤LamLbuBoi砸】麗麗可（ami頁IMBB：u七、管腳分配表Noce NanDrecbonLocationI/O BankV5F Group1*CLKinputPlbljCU3HJ_NU2ACLRInputPnM_P2GB_N03 誠電inputFJM B53&3 N14嗣InputPTFJ JBl53Bl IM1S0InputPIFJ B4J日56f3TnpjtFW斗3B1_N17A宓inputPUMJ95B3.N18tllIncutPIM J82&2 N09A.EDAtLSJOutputI-1M_FL7斗B4_N0均.EDAG 4OutputPUM_FL64B4.MJZQBD阿列ouiputFUM_EL5耳B4JN121-_-ZLFTlAfipOutputPIWJFlS4B4JM1.2ZLEDA1outputPUMJ=L4耳B4_N123lFTiMnOutputPWFIS4B4mN1240ResJ:OuxjtFUMJSL34B4JM1八、實(shí)驗(yàn)結(jié)果與現(xiàn)象當(dāng)設(shè)計(jì)文件加載到試驗(yàn)箱后， 撥動(dòng)實(shí)驗(yàn)系統(tǒng)中的撥動(dòng)開關(guān)模塊的 K0-K7 七