應(yīng)變硅技術(shù)(原理部分)

1、應(yīng) 變 硅 技 術(shù),小組成員： 陳杰 夏淑淳 陳若愚 梅鑫濤 李爽 徐會(huì)賓,為何使用應(yīng)變硅,目前，以CMOS器件等比例縮小為動(dòng)力的硅集成電路技術(shù)已邁入納米尺度，并將繼續(xù)保持對(duì)摩爾定律的追求，進(jìn)一步縮小器件尺寸，以滿足芯片微型化、高密度化、高速化和系統(tǒng)集成化的要求。 特征尺寸縮小到納米尺度后，柵介質(zhì)厚度也逐漸減小到接近1nm，關(guān)態(tài)漏電、功耗密度增大、遷移率退化等物理極限使器件性能惡化，等比例縮小技術(shù)面臨越來(lái)越嚴(yán)峻的挑戰(zhàn)。 要進(jìn)一步等比例縮小，必須采用新技術(shù)來(lái)提高晶體管性能。 為此，IC制造采用了許多新技術(shù)，如銅互聯(lián)、低k絕緣層、高k柵介質(zhì)、SOI以及應(yīng)變硅等,英特爾Process Archite

2、cture and Integration經(jīng)理Mark Bohr曾經(jīng)非常形象地描述：“只需將硅原子拉長(zhǎng)1%就可以將MOS晶體管電流速度提高10%20%，而應(yīng)變硅的生產(chǎn)成本只增加2,其中一個(gè)重要方面就是采取措施提高溝道內(nèi)載流子遷移率，以彌補(bǔ)溝道高摻雜引起庫(kù)侖相互作用，以及柵介質(zhì)變薄引起有效電場(chǎng)強(qiáng)度提高和界面散射增強(qiáng)等因素帶來(lái)的遷移率退化。目前，得到廣泛應(yīng)用的是應(yīng)變硅(Strained Silicon)技術(shù),據(jù)報(bào)道，利用現(xiàn)有硅生產(chǎn)線制造出的應(yīng)變硅MOSFET與同尺寸體Si MOSFET相比，功耗減小三分之一，速度提高30%，特征頻率提高50%以上，功耗延遲積僅為后者的1/5到1/6，器件的封裝密度

3、提高50,何為應(yīng)變硅,所謂的應(yīng)變硅簡(jiǎn)單來(lái)說(shuō)就是指一層僅有幾納米厚度的超薄應(yīng)變層，利用應(yīng)變硅代替原來(lái)的高純硅制造晶體管內(nèi)部的通道，如此一來(lái)，可以讓晶體管內(nèi)的原子距離拉長(zhǎng)，從而實(shí)現(xiàn)單位長(zhǎng)度上原子數(shù)目減少的目的。當(dāng)電子通過(guò)這些區(qū)域時(shí)所遇到的阻力就會(huì)減少，從而提高了晶體管性能,應(yīng)變硅技術(shù)的分類,在MOSFET溝道里形成應(yīng)變的方式很多，可通過(guò)工藝步驟、材料上自然晶格常數(shù)的差異以及封裝等方式來(lái)實(shí)現(xiàn)。 從應(yīng)變的作用面積可分為全局應(yīng)變(又稱雙軸應(yīng)變)與局部應(yīng)變(又稱單軸應(yīng)變)。 根據(jù)施加的應(yīng)力種類可分為張應(yīng)變與壓應(yīng)變。 在SiGe襯底上生長(zhǎng)Si層，形成張應(yīng)變；在Si襯底上生長(zhǎng)SiGe層，形成壓應(yīng)變,雙軸應(yīng)變和

4、單軸應(yīng)變,雙軸應(yīng)變或稱全局應(yīng)變，是指在整個(gè)圓片都進(jìn)行生長(zhǎng)應(yīng)變硅層，不同的溝道位置具相同的應(yīng)力大小和方向。 單軸應(yīng)變即是局部應(yīng)變，是指通過(guò)一些技術(shù)僅在溝道處引入應(yīng)力的方法,下圖顯示了兩種應(yīng)力器件的結(jié)構(gòu)。 圖(a) 是雙軸張應(yīng)力器件的結(jié)構(gòu)示意圖，應(yīng)變 Si層外延生長(zhǎng)在弛豫SiGe襯底上，由于兩種材料的晶格失配，在Si層中產(chǎn)生雙軸張應(yīng)力。 圖 (b)是單軸壓應(yīng)力器件的結(jié)構(gòu)示意圖，器件源漏區(qū)是外延生長(zhǎng)的SiGe材料，這樣沿著溝道方向引入單軸壓應(yīng)力,雙軸應(yīng)變和單軸應(yīng)變,硅基CMOS電路還受到遷移率不匹配的影響，在Si材料中，空穴遷移率僅僅是電子遷移率的1/3左右。然而，雙軸應(yīng)力使得 pMOS器件性能的提

5、高仍然遠(yuǎn)低于 nMOS器件性能的提高。這種性能提高上的差異以及雙軸應(yīng)力器件結(jié)構(gòu)需要采用SiGe襯底的缺陷使得雙軸應(yīng)力工藝在 CMOS集成電路中的應(yīng)用受到限制。 對(duì)PMOS而言，為了提高載流子的遷移率需要在溝道中引入壓應(yīng)力而對(duì)NMOS而言，需要引入張應(yīng)力。采用“局部”應(yīng)力方法可以采用不同的技術(shù)在P管和N管分別引入它們所需要的應(yīng)力，同時(shí)提高NMOS管和PMOS管的載流子的遷移率,在弛豫的 襯底上淀積硅薄膜時(shí)，由于Si的晶格常數(shù)小于 合金的晶格常數(shù)，Si/SiGe薄膜中存在晶格失配，Si薄膜在平行襯底的方向受到張應(yīng)力，晶格被拉伸從而形成應(yīng)變Si層,雙軸應(yīng)變硅晶格結(jié)構(gòu),上圖為普通的硅晶元架構(gòu)，右為采用

6、應(yīng)變硅技術(shù)的硅晶元架構(gòu)，可以看出通過(guò)強(qiáng)迫硅晶格稍作伸展可以提高晶體管的寬度,異質(zhì)結(jié)能帶結(jié)構(gòu),Si1-xGex,薄膜淀積在Si襯底上，薄膜在平行于襯底方向受到壓應(yīng)力。此時(shí)電子勢(shì)阱和空穴勢(shì)阱都處在SiGe層中，這種能帶稱之為型量子阱。SiGe薄膜的價(jià)帶突變量明顯，與之相比導(dǎo)帶突變量非常小，因此這種結(jié)構(gòu)比較適用于P型MOSFET,第一類能帶調(diào)整：體Si (弛豫)上的應(yīng)變 Si0.7Ge 0.3,異質(zhì)結(jié)能帶結(jié)構(gòu),應(yīng)變Si與弛豫SiGe層相比，既有大的導(dǎo)帶突變量，又有大的價(jià)帶突變量，電子勢(shì)阱和空穴勢(shì)阱處在不同的層中，導(dǎo)帶突變量處于應(yīng)變硅中，價(jià)帶突變量集中于鍺硅層，形成型量子阱。型量子阱由于導(dǎo)帶和價(jià)帶的能

7、帶的突變量都比較大，電子和空穴的遷移率都有所增強(qiáng)，因而應(yīng)變Si/SiGe在CMOS工藝中既可做N型也可做P型器件,第二類能帶調(diào)整：體Si0.7Ge 0.3 (弛豫)上的應(yīng)變Si,應(yīng)變硅MOSFET遷移率的增強(qiáng)機(jī)理,電子遷移率,遷移率增強(qiáng)的物理解釋,空穴遷移率,其中是載流子運(yùn)動(dòng)的平均自由時(shí)間，它是散射幾率p的倒數(shù)，m*為運(yùn)動(dòng)方向上的有效質(zhì)量。應(yīng)力增強(qiáng)載流子遷移率主要通過(guò)兩個(gè)途徑：減小有效質(zhì)量，降低散射幾率,應(yīng)變硅中電子的輸運(yùn)特性,在普通的體硅材料中，導(dǎo)帶由六個(gè)簡(jiǎn)并能谷構(gòu)成,這六個(gè)簡(jiǎn)并能谷分別有六個(gè)導(dǎo)帶極值，等能面為旋轉(zhuǎn)橢球面，沿橢球長(zhǎng)、短軸方向的有效質(zhì)量分別為 和 。設(shè)MOSFET導(dǎo)電溝道沿10

8、0方向，其電導(dǎo)有效質(zhì)量可寫成,對(duì)于生長(zhǎng)在（001）晶面的應(yīng)變硅MOSFET來(lái)說(shuō)，由于張應(yīng)力的作用，原有的六重簡(jiǎn)并能谷（6）的簡(jiǎn)并被解除，分為兩組：兩個(gè)能量降低的二重簡(jiǎn)并能谷（2）沿與溝道垂直的軸向；四個(gè)能量升高的四重簡(jiǎn)并能谷（4），沿與溝道平行的軸向。低能谷與高能谷之間能量差的經(jīng)驗(yàn)值為0.6xeV（x為鍺含量,應(yīng)變硅MOSFET反型層中的導(dǎo)帶等能面與能量分裂示意圖,由于2的能量較低，被電子占據(jù)的幾率較大，且其等能面的軸向垂直于導(dǎo)電溝道，電子的電導(dǎo)的面內(nèi)有效質(zhì)量為 （ ），所以應(yīng)變硅MOSFET溝道中電子的平均電導(dǎo)有效質(zhì)量比體硅MOSFET的要小，并且2與4的能量差越大，載流子在這兩組能谷上的濃

9、度之差就越顯著，平均電導(dǎo)有效質(zhì)量也就越小，遷移率降低,此外，由于能谷的分裂，減小了2和4谷間聲子散射幾率，電子散射幾率下降，這也會(huì)造成電子遷移率的增加,在普通硅MOSFET中，2和4之間存在一定的能量差，但在柵壓比較小時(shí)，這個(gè)能量差并不是很顯著。在應(yīng)變硅MOSFET中，即使柵壓很小，由于應(yīng)力的作用，2和4之間也存在較大的能量差。所以，谷間散射減小，提高了電子的遷移率,應(yīng)變硅中空穴的輸運(yùn)特性,體硅材料中只有一個(gè)價(jià)帶頂，輕、重空穴帶都在此發(fā)生簡(jiǎn)并，空穴的電導(dǎo)遷移率主要受重空穴的影響；當(dāng)施加應(yīng)變時(shí)，使得價(jià)帶點(diǎn)簡(jiǎn)并發(fā)生分裂。 雙軸應(yīng)變使得輕空穴帶上升，重空穴帶下降，空穴首先占據(jù)輕空穴帶，平均電導(dǎo)有效質(zhì)

10、量降低，其遷移率將得到較大提高。同時(shí)能 帶分裂降低了自旋-軌道帶的能量。 輕、重空穴能帶之間的能量差被加大，通過(guò)增大各價(jià)帶子能帶之間的能量差，使得帶間和帶內(nèi)散射減小，從而提高了面內(nèi)的空穴遷移率,與電子不同的是，應(yīng)變硅中空穴的遷移率不僅與應(yīng)力大小有關(guān)，并且與應(yīng)力方式也有極其緊密的聯(lián)系。 對(duì)于電子來(lái)說(shuō)，單軸應(yīng)力和雙軸應(yīng)力對(duì)遷移率影響的差異并不明顯。 對(duì)于空穴來(lái)說(shuō)，特別是當(dāng)溝道中橫向電場(chǎng)較大的情況下，單軸應(yīng)力相對(duì)于雙軸應(yīng)力有較大的優(yōu)勢(shì)。 因此，雙軸應(yīng)力已越來(lái)越不能適應(yīng)集成電路發(fā)展的需要，單軸應(yīng)力逐漸成為應(yīng)變硅技術(shù)的主流,價(jià)帶中的子能帶的能量與垂直于溝道的有效質(zhì)量m直接相關(guān)： m越大，能級(jí)間的能量差越

11、明顯。 對(duì)于應(yīng)變硅 MOSFET 中的空穴而言，有效質(zhì)量 m由應(yīng)力的作用方式?jīng)Q定。 在雙軸張應(yīng)力的作用下，輕空穴帶（LH）具有較小的m，重空穴帶（HH）具有較大的 m 。 與雙軸張應(yīng)力正好相反，單軸壓應(yīng)力作用下的 LH 具有較大的 m ，HH 具有較小的 m 。 因此，在雙軸張應(yīng)力 PMOSFET中，由于反型層勢(shì)阱的作用，LH和HH的能量將產(chǎn)生不同程度的減小，由于LH 的 m小于HH的m，所以LH 的能量減小量ELH將大于HH的能量減小量EHH,對(duì)于雙軸張應(yīng)力作用下的應(yīng)變硅PMOSFET 來(lái)說(shuō)，ELH的減小一方面將導(dǎo)致LH中空穴濃度的降低，使反型層中空穴的平均電導(dǎo)有效質(zhì)量增大，另一方面，還會(huì)使

12、子帶間的散射幾率增加。這些將使遷移率產(chǎn)生一定程度的降低，外加?xùn)艍涸酱?，遷移率的降低幅度越明顯； 與之相反，單軸壓應(yīng)力作用下的應(yīng)變硅 PMOSFET 則不會(huì)受到能量量子化分布的影響。能量的量子化分布還會(huì)增強(qiáng)單軸壓應(yīng)力的作用，使LH與HH能量差進(jìn)一步增大，在一定程度上使遷移率得到提高,反型層勢(shì)阱子能帶在單軸壓應(yīng)力和雙軸張應(yīng)力作用下的能量分布,不同的應(yīng)變類型和方向?qū)w移率的影響是不一樣的。 對(duì)電子而言，通過(guò)能谷分裂，增加2 谷的電子分布，許多壓力類型都可以增強(qiáng)電子遷移率：如溝道平面內(nèi)雙軸和單軸張應(yīng)力、平面外單軸壓應(yīng)力。 對(duì)空穴而言，沿溝道方向的單軸壓應(yīng)力對(duì)空穴遷移率的提升效果最好。下表總結(jié)了各個(gè)方向

13、上能增強(qiáng)遷移率的應(yīng)力類型，如果采用相反的應(yīng)力類型，則會(huì)使遷移率退化。不同方向的應(yīng)變?cè)鰪?qiáng)遷移率效果差異也較大,但是，遷移率不能無(wú)限增大，當(dāng)應(yīng)力增大到某個(gè)值時(shí)，遷移率增強(qiáng)將達(dá)到飽和。如圖所示分別為應(yīng)變硅基MOSFET的電子遷移率和空穴遷移率變化曲線。 圖中可以發(fā)現(xiàn)載流子遷移率的提高于硅鍺襯底的鍺含量有強(qiáng)烈的依賴關(guān)系。電子遷移率在鍺含量達(dá)到15%左右時(shí)基本達(dá)到飽和值，遷移率提高70%?？昭ㄟw移率在鍺含量達(dá)到30%左右時(shí)基本達(dá)到飽和，遷移率提高150,電子遷移率達(dá)到飽和，主要是因?yàn)榇藭r(shí)幾乎全部的導(dǎo)帶電子都在能量較低的2能谷，再增加應(yīng)力也不能對(duì)電子分布產(chǎn)生多大影響，有效質(zhì)量降到極限，并且能谷分裂已經(jīng)足夠大，使谷間散射幾乎被完全抑制，因此遷移率將達(dá)到飽和。 而且，當(dāng)弛豫襯底中Ge含量大于40%時(shí)，遷移率反而可能降低，這是由于隨著SiGe中Ge含量的增高，晶格失配將會(huì)越來(lái)越嚴(yán)重，在SiGe/應(yīng)變硅界面將會(huì)產(chǎn)生大量的位錯(cuò)缺陷，這些缺陷將俘獲電子成為帶電中心，對(duì)電子的運(yùn)動(dòng)造成庫(kù)侖散射，從而降低遷移率，使器件性能惡化,綜述,通過(guò)以上分析，應(yīng)變 Si COM