74LS138管腳功能

1、.74ls138引腳圖 74HC138管腳圖:74LS138 為3 線8 線譯碼器，共有 54/74S138和 54/74LS138 兩種線路結構型式，其工作原理如下： 當一個選通端（G1）為高電平，另兩個選通端（/(G2A)和/(G2B)）為低電平時，可將地址端（A、B、C）的二進制編碼在一個對應的輸出端以低電平譯出。 利用 G1、/(G2A)和/(G2B)可級聯(lián)擴展成 24 線譯碼器；若外接一個反相器還可級聯(lián)擴展成 32 線譯碼器。 若將選通端中的一個作為數(shù)據(jù)輸入端時，74LS138還可作數(shù)據(jù)分配器用與非門組成的3線-8線譯碼器74LS1383線-8線譯碼器74LS138的功能表無論從邏輯

2、圖還是功能表我們都可以看到74LS138的八個輸出引腳，任何時刻要么全為高電平1芯片處于不工作狀態(tài)，要么只有一個為低電平0，其余7個輸出引腳全為高電平1。如果出現(xiàn)兩個輸出引腳同時為0的情況，說明該芯片已經損壞。當附加控制門的輸出為高電平（S1）時，可由邏輯圖寫出由上式可以看出，同時又是這三個變量的全部最小項的譯碼輸出，所以也把這種譯碼器叫做最小項譯碼器。71LS138有三個附加的控制端、和。當、時，輸出為高電平（S1），譯碼器處于工作狀態(tài)。否則，譯碼器被禁止，所有的輸出端被封鎖在高電平，如表3.3.5所示。這三個控制端也叫做“片選”輸入端，利用片選的作用可以將多篇連接起來以擴展譯碼器的功能。帶

3、控制輸入端的譯碼器又是一個完整的數(shù)據(jù)分配器。在圖3.3.8電路中如果把作 為“數(shù)據(jù)”輸入端（同時），而將作為“地址”輸入端，那么從送來的數(shù)據(jù)只能通過所指定的一根輸出線送出去。這就不難理解為什么把叫做地址輸入了。例如 當101時，門的輸入端除了接至輸出端的一個以外全是高電平，因此的數(shù)據(jù)以反碼的形式從輸出，而不會被送到其他任何一個輸出端上?！纠?.3.2】 試用兩片3線-8線譯碼器74LS138組成4線-16線譯碼器，將輸入的4位二進制代碼譯成16個獨立的低電平信號。解：由圖3.3.8可見，74LS138僅有3個地址輸入端。如果想對4位二進制代碼，只能利用一個附加控制端（當中的一個）作為第四個地址

4、輸入端。取第（1）片74LS138的和作為它的第四個地址輸入端（同時令），取第（2）片的作為它的第四個地址輸入端（同時令），取兩片的、，并將第（1）片的和接至，將第（2）片的接至，如圖3.3.9所示，于是得到兩片74LS138的輸出分別為圖3.3.9 用兩片74LS138接成的4線16線譯碼器式（3.3.8）表明時第（1）片74LS138工作而第（2）片74LS138禁 止，將的00000111這8個代碼譯成8個低電平信號。而式（3.3.9）表明時，第（2）片74LS138工作，第（1）片74LS138禁止，將 的10001111這8個代碼譯成8個低電平信號。這樣就用兩個3線8線譯碼器擴展成一

5、個4線16線的譯碼器了。同理，也可一用兩個帶控制端的4線16線譯碼器接成一個5線-32線譯碼器。例2 74LS138 38譯碼器的各輸入端的連接情況及第六腳（）輸入信號A的波形如下圖所示。試畫出八個輸出引腳的波形。解：由74LS138的功能表知，當（A為低電平段）譯碼器不工作，8個輸出引腳全為高電平，當（A為高電平段）譯碼器處于工作狀態(tài)。因所以其余7個引腳輸出全為高電平，因此可知，在輸入信號A的作用下，8個輸出引腳的波形如下：即與A反相；其余各引腳的輸出恒等于1（高電平）與A的波形無關。2.譯碼器譯碼器是組合電路的一部分。所謂譯碼,就是把代碼的特定含義“翻譯”出來的過程,而實現(xiàn)譯碼操作的電路稱

6、為譯碼器。譯碼器分成三類：（1）二進制譯碼器：如中規(guī)模2-4線譯碼器74LS139,3-8線譯碼器74LS138等。（2）二-十進制譯碼器：實現(xiàn)各種代碼之間的轉換,如BCD碼-十進制譯碼器74LS145等。（3）顯示譯碼器：用來驅動各種數(shù)字顯示器,如共陰數(shù)碼管譯碼驅動74LS48（或74LS248）共陽數(shù)碼管譯碼驅動74LS47（或74LS247）等。2.譯碼器實驗（1）將二進制2-4線譯碼器74LS139插入IC空插座中,管腳排列圖見圖13。輸入端G、A、B接邏輯開關,輸出端Y0、Y1、Y2、Y3 接LED發(fā)光二極管,接通電源,按表5輸入各邏輯電平,觀察輸出結果并填入表4.6中。圖13 74

7、LS139管腳排列圖 圖14 74LS138管腳排列圖表5 74LS139 2-4線譯碼器功能表輸入輸出GBAY0Y1Y2Y31 0 0 0 0x 0 0 1 1x 0 1 0 1注： 表中為狀態(tài)隨意表6 74LS138 3線-8線譯碼器功能表輸入輸出使能選擇Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7G1 G2C B Ax 1 0 x 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0x x x x x x 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1注：G2 = G2A + G2B ,表中為狀態(tài)隨意 將74LS138集成片插入

8、IC空插座中，輸入端G1、G2A、G2B、A、B、C接邏輯開關,輸出端Y0 Y7接LED發(fā)光二極管,接通電源,按表6輸入各邏輯電平,觀察輸出結果并填入表6中。使能端信號G1、G2A、G2B滿足表6條件時,譯碼器選通。譯碼器擴展,用74LS139雙2-4線譯碼器可接成3-8線譯碼器。用74LS138兩片3-8線譯碼器可組成4-16線譯碼器。圖15 74LS145管腳排列圖 （2）將BDC碼-十進制譯碼器74LS145插入IC插座中,管腳排列圖見圖15,輸入端A、B、C、D接8421碼撥碼開關,輸出端“09”接LED發(fā)光二極管。接通電源,撥動撥碼開關,觀察輸出LED發(fā)光二極管是否和撥碼開關所指示的

9、十進制數(shù)字一致。（3）將譯碼驅動器74LS48（或74LS248）和共陰極數(shù)碼管LC5011-11（547R）插入IC空插座中,按圖16接線。接通電源后,觀察數(shù)碼管顯示結果是否和撥碼開關指示數(shù)據(jù)一致。如無8421碼撥碼開關,可用四位邏輯開關（即普通撥動開關）代替。圖16 譯碼顯示電路圖 四、注意事項插入或拔取集成片時須切斷電源,不能帶電操作。譯碼器原理及常用譯碼器簡介一. 譯碼器 譯碼器的功能是對具有特定含義的輸入代碼進行翻譯，將其轉換成相應的輸出信號。 譯碼器的種類很多，常見的有二進制譯碼器、二-十進制譯碼器和數(shù)字顯示譯碼器。 1二進制譯碼器 (1) 定義 二進制譯碼器:能將n個輸入變量變換

10、成2n個輸出函數(shù)，且輸出函數(shù)與輸入變量構成的最小項具有對應關系的一種多輸出組合邏輯電路。 (2) 特點 二進制譯碼器一般具有n個輸入端、2n個輸出端和一個(或多個)使能輸入端。 在使能輸入端為有效電平時，對應每一組輸入代碼，僅一個輸出端為有效電平，其余輸出端為無效電平(與有效電平相反)。 有效電平可以是高電平(稱為高電平譯碼)，也可以是低電平(稱為低電平譯碼)。 (3) 典型芯片 常見的MSI二進制譯碼器有2-4線(2輸入4輸出)譯碼器、3-8線(3輸入8輸出)譯碼器和4-16線(4輸入16輸出)譯碼器等。圖7.7(a)、(b)所示分別是T4138型3-8線譯碼器的管腳排列圖和邏輯符號。 圖7

11、.7 T4138譯碼器的管腳排列圖和邏輯符 圖中， A2、A1、A0 - 輸入端； Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7- 輸出端； S1,S2,S3 - 使能端，作用是禁止或選通譯碼器。 該譯碼器真值表如表7.1所示。表7.1 T4138譯碼器真值表 輸 入S1 S2+S3 A2 A1 A0輸 出Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y71 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 01 0 1 0 11 0 1 1 01 0 1 1 10 d d d dd 1 d d d0 1 1 1 1 1 1 11 0 1 1 1 1 1 11

12、1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 01 1 1 1 1 1 1 11 1 1 1 1 1 1 1 由真值表可知，當s1=1,s2+s3=0 時，無論A2、A1和A0取何值，輸出Y0 、Y7中有且僅有一個為0(低電平有效)，其余都是1。 2 .二-十進制譯碼器 二-十進制譯碼器的功能:將4位BCD碼的10組代碼翻譯成10個十進制數(shù)字符號對應的輸出信號。 例如，常用芯片T331是一個將8421碼轉換成十進制數(shù)字的譯碼器，其輸入A3A0為8421碼，輸出Y0Y9

13、分別代表十進制數(shù)字09。該譯碼器的輸出為低電平有效。其次，對于8421碼中不允許出現(xiàn)的6個非法碼(10101111)，譯碼器輸出端Y0Y9均無低電平信號產生，即譯碼器對這6個非法碼拒絕翻譯。這種譯碼器的優(yōu)點是當輸入端出現(xiàn)非法碼時，電路不會產生錯誤譯碼。（該譯碼器的邏輯電路圖和真值表見教材中有關部分） 3. 數(shù)字顯示譯碼器 數(shù)字顯示譯碼器是不同于上述譯碼器的另一種譯碼器。在數(shù)字系統(tǒng)中，通常需要將數(shù)字量直觀地顯示出來，一方面供人們直接讀取處理結果，另一方面用以監(jiān)視數(shù)字系統(tǒng)工作情況。 因此，數(shù)字顯示電路是許多數(shù)字設備不可缺少的部分。 數(shù)字顯示譯碼器是驅動顯示器件(如熒光數(shù)碼管、液晶數(shù)碼管等)的核心部

14、件，它可以將輸入代碼轉換成相應數(shù)字，并在數(shù)碼管上顯示出來。 常用的數(shù)碼管由七段或八段構成字形，與其相對應的有七段數(shù)字顯示譯碼器和八段數(shù)字顯示譯碼器。例如，中規(guī)模集成電路74LS47，是一種常用的七段顯示譯 碼器，該電路的輸出為低電平有效，即輸出為0時，對應字段點亮；輸出為1時對應字段熄滅。該譯碼器能夠驅動七段顯示器顯示015共16個數(shù)字的字形。輸 入A3、A2、A1和A0接收4位二進制碼，輸出Qa、Qb、Qc、Qd、Qe、Qf和Qg分別驅動七段顯示器的a、b、c、d、e、f和g段。（74LS47邏輯圖和真值表可參見教材中有關部分。） 七段譯碼顯示原理圖如圖7.8(a)所示，圖7.8(b)給出了

15、七段顯示筆畫與015共16個數(shù)字的對應關系。 圖7.8 七段譯碼顯示原理及筆畫與數(shù)字關系 4譯碼器應用舉例 譯碼器在數(shù)字系統(tǒng)中的應用非常廣泛，它的典型用途是實現(xiàn)存儲器的地址譯碼、控制器中的指令譯碼、代碼翻譯、顯示譯碼等。除此之外，還可用譯碼器實現(xiàn)各種組合邏輯功能。下面 舉例說明在邏輯設計中的應用。 例1 用3-8線譯碼器T4138和適當?shù)呐c非門實現(xiàn)全減器的功能。 解 全減器:能實現(xiàn)對被減數(shù)、減數(shù)及來自相鄰低位的借位進行減法運算，產生相減得到的差及向高位借位的邏輯電路。 令： 被減數(shù)用Ai表示、減數(shù)用Bi表示、來自低位的借位用Gi-1表示、差用Di表示、向相鄰高位的借位用Gi表示?？傻玫饺珳p器的

16、真值表如表7.2所示。 表7.2 全減器真值表 輸 入 輸 出 輸 入 輸 出AiBiGi-1DiGiAiBiGi-1DiGi0000010010001111010001011110000110111111 由表7.2可寫出差數(shù)Di和借位Gi的邏輯表達式為 用譯碼器T4138和與非門實現(xiàn)全減器功能時，只需將全減器的輸入變量Ai Bi Gi-1分別與譯碼器的輸入A2、A1、A0相連接，譯碼器使能輸入端S1S2S3接固定工作電平，便可在譯碼器輸出端得到3個變量的8個最小項的非。根據(jù)全減器的輸出函數(shù)表達式，將相應最小項的非送至與非門輸入端，便可實現(xiàn)全減器的功能。邏輯電路圖如圖7.9所示。 圖7.9 邏輯電路圖 例2 用譯碼器和與非門實現(xiàn)邏輯函數(shù) F(A,B,C,D)=m(2,4,6,8,10,12,14) 解 給定的邏輯函數(shù)有4個邏輯變量，顯然可采用上例類似的方法用一個4-16線的譯碼器和與非門實現(xiàn)。 此外，也可以充分利用譯碼器的使能輸入端，用3-8線譯碼器實現(xiàn)4變量邏輯函數(shù)。 用3-8線譯碼器實現(xiàn)4變量邏輯函數(shù)的方法：用譯碼器的一個使能