PCB系統(tǒng)設計指南

1、PCB系統(tǒng)設計指南12020 年 5 月 29 日文檔僅供參考高速 PCB 設計指南之八第一篇掌握 IC 封裝的特性以達到最佳EMI 抑制性能將去耦電容直接放在 IC 封裝內(nèi)能夠有效控制 EMI 并提高信號的完整性 ,本文從 IC 內(nèi)部封裝入手 ,分析 EMI 的來源、 IC 封裝在 EMI 控制中的作用 ,進而提出 11 個有效控制 EMI 的設計規(guī)則 ,包括封裝選擇、引腳結(jié)構考慮、輸出驅(qū)動器以及去耦電容的設計方法等,有助于設計工程師在新的設計中選擇最合適的集成電路芯片,以達到最佳 EMI 抑制的性能?，F(xiàn)有的系統(tǒng)級EMI 控制技術包括 :（ 1） 電路封閉在一個Faraday 盒中 (注意包

2、含電路的機械封裝應該密封 )來實現(xiàn) EMI 屏蔽 ;（ 2） 電路板或者系統(tǒng)的I/O 端口上采取濾波和衰減技術來實現(xiàn) EMI 控制 ;（ 3） 現(xiàn)電路的電場和磁場的嚴格屏蔽,或者在電路板上采取適當?shù)脑O計技術嚴格控制PCB 走線和電路板層(自屏蔽 )的電容和電感 ,從而改進EMI 性能。EMI 控制一般需要結(jié)合運用上述的各項技術。一般來說,越接近 EMI 源 ,實現(xiàn) EMI 控制所需的成本就越小。 PCB 上的集成電路芯片是 EMI 最主要的能量來源 ,因此如果能夠深入了解集成電路芯片的內(nèi)部特征,能夠簡化PCB 和系統(tǒng)級設計中的EMI控制。PCB 板級和系統(tǒng)級的設計工程師一般認為,它們能夠接觸到

3、的22020 年 5 月 29 日文檔僅供參考EMI 來源就是 PCB。顯然 ,在 PCB 設計層面 ,確實能夠做很多的工作來改進 EMI 。然而在考慮 EMI 控制時 ,設計工程師首先應該考慮IC 芯片的選擇。集成電路的某些特征如封裝類型、偏置電壓和芯片的工藝技術 (例如 CMOS 、ECL 、 TTL) 等都對電磁干擾有很大的影響。本文將著重討論這些問題,而且探討IC 對EMI 控制的影響。1、EMI的來源數(shù)字集成電路從邏輯高到邏輯低之間轉(zhuǎn)換或者從邏輯低到邏輯高之間轉(zhuǎn)換過程中 ,輸出端產(chǎn)生的方波信號頻率并不是導致EMI 的唯一頻率成分。該方波中包含頻率范圍寬廣的正弦諧波分量,這些正弦諧波分

4、量構成工程師所關心的EMI 頻率成分。最高EMI 頻率也稱為 EMI 發(fā)射帶寬 ,它是信號上升時間而不是信號頻率的函數(shù)。計算EMI發(fā)射帶寬的公式為 :F=0.35/Tr其中 :F 是頻率 ,單位是 GHz;Tr 是單位為 ns(納秒 )的信號上升時間或者下降時間。從上述公式中不難看出,如果電路的開關頻率為50MHz, 而采用的集成電路芯片的上升時間是1ns,那么該電路的最高EMI發(fā)射頻率將達到 350MHz, 遠遠大于該電路的開關頻率。而如果IC 的上升時間為 500ps,那么該電路的最高EMI 發(fā)射頻率將高達700MHz 。眾32020 年 5 月 29 日文檔僅供參考所周知 ,電路中的每一

5、個電壓值都對應一定的電流 ,同樣每一個電流都存在對應的電壓。當 IC 的輸出在邏輯高到邏輯低或者邏輯低到邏輯高之間變換時 ,這些信號電壓和信號電流就會產(chǎn)生電場和磁場 , 而這些電場和磁場的最高頻率就是發(fā)射帶寬。電場和磁場的強度以及對外輻射的百分比,不但是信號上升時間的函數(shù),同時也取決于對信號源到負載點之間信號通道上電容和電感的控制的好壞,在此 ,信號源位于 PCB 板的 IC 內(nèi)部 ,而負載位于其它的IC 內(nèi)部 ,這些 IC可能在 PCB 上 ,也可能不在該 PCB 上。為了有效地控制EMI, 不但需要關注 IC 芯片自身的電容和電感,同樣需要重視PCB 上存在的電容和電感。當信號電壓與信號回

6、路之間的耦合不緊密時,電路的電容就會減小 ,因而對電場的抑制作用就會減弱 ,從而使 EMI 增大 ; 電路中的電流也存在同樣的情況 ,如果電流同返回路徑之間耦合不佳 ,勢必加大回路上的電感 ,從而增強了磁場 ,最終導致 EMI 增加。換句話說 ,對電場控制不佳一般也會導致磁場抑制不佳。用來控制電路板中電磁場的措施與用來抑制 IC 封裝中電磁場的措施大致相似。正如同PCB設 計 的 情 況 ,IC封 裝 設 計 將 極 大 地 影 響EMI 。電路中相當一部分電磁輻射是由電源總線中的電壓瞬變造成的。當IC 的輸出級發(fā)生跳變并驅(qū)動相連的PCB 線為邏輯 ”高 ”時 ,IC 芯片將從電源中吸納電流,

7、提供輸出級所需的能量。對于IC不斷轉(zhuǎn)換所產(chǎn)生的超高頻電流而言,電源總線始于PCB 上的去耦網(wǎng)42020 年 5 月 29 日文檔僅供參考絡,止于 IC 的輸出級。如果輸出級的信號上升時間為1.0ns,那么 IC要在1.0ns 這么短的時間內(nèi)從電源上吸納足夠的電流來驅(qū)動PCB上的傳輸線。電源總線上電壓的瞬變?nèi)Q于電源總線路徑上的電感、吸納的電流以及電流的傳輸時間。電壓的瞬變由下面的公式所定義:V=Ldi/dt,其中 :L 是電流傳輸路徑上電感的值;di 表示信號上升時間間隔內(nèi)電 流 的 變化 ;dt 表示 電 流的 傳輸 時間 ( 信 號的 上 升 時 間 ) 。由于IC 管腳以及內(nèi)部電路都是電源總線的一部分,而且吸納電流和輸出信號的上升時間也在一定程度上取決于IC 的工藝技術 ,因此選擇合適的IC 就能夠在很大程度上控制上述公式中提到的所有三個要素。2 、 IC封 裝 在 電 磁 干 擾 控 制 中 的 作 用IC 封裝一般包括 :硅基芯片、一個小型的內(nèi)部PCB 以及焊盤。硅基芯片安裝在小型的PCB 上 ,經(jīng)過綁定線實現(xiàn)硅基芯片與焊盤之間的連接 ,在某些封裝中也能夠?qū)崿F(xiàn)直接連接。小型PCB 實現(xiàn)硅基芯片上的信號和電源與IC 封裝上的對