最優(yōu)秀的同步整流驅(qū)動IC-UCC24610

1、綠色同步整流器控制ICUCC24610在新一代綠色開關(guān)電源中，提高能效的關(guān)鍵技術(shù)是同步整流。二次側(cè)控制各種電路拓撲的同步整流器控制ICUCC24610。其為高性能控制器，即能驅(qū)動標準電平MOSFET，也可以驅(qū)動邏輯電平MOSFET，它即能大幅度減小整流的功耗，還能間接地減小初級側(cè)的損耗。采用漏源電壓檢測，最適于反激變換器和LLC諧振半橋，其最適于4.5V5.5V的輸出電壓，它提供一個可調(diào)節(jié)的輔助觸發(fā)濾波器調(diào)節(jié)時段自動地在輕載之下開關(guān)，而且SYNC輸入還可用于CCM系統(tǒng)，保護特色在TON和EN/TOFF端，防止由于開路或短路造成的導通運行。主要特色如下：u 直到600kHz工作頻率；u VDS

2、MOSFET檢測；u 1.6漏入、2.0源出的柵驅(qū)動阻抗；u 自動輕載管理；u 可調(diào)輸入的保護特色；u 20ns典型的關(guān)斷比例延遲；u 可以直接從5V輸出電壓供電；u 可以從休眠和輕載模式下同步喚醒；u 最少的外部元件；由UCC24610作反激變換器同步整流的電路如圖1： 圖1 UCC24610 做反激電路同步整流的基本應用電路由UCC24610作LLC諧振半橋同步整流的電路如圖2： 圖2 UCC24610 做半橋電路的同步整流驅(qū)動電路UCC24610的內(nèi)部方框電路如圖3： 圖3 UCC24610 的內(nèi)部等效方框電路* UCC24610外部引腳功能如下：u 1PIN SYNC 柵關(guān)斷同步端 在

3、SYNC端一個下降沿立即令柵電壓為低電平，將MOSFET關(guān)斷，異步端到源漏電壓，而不管TON時段的狀態(tài)，當功率變換器在CCM下工作時，在開關(guān)變換器的命令下必須關(guān)斷控制MOSFET，將SYNC接到初級側(cè)變換器的信號處，用一支高壓電容隔離，或變壓器隔離，或其他合適的元件，連續(xù)的低電平在SYNC端將會使柵電平一直為低。u 2PIN EN/TOFF 使能功能和關(guān)斷時段調(diào)節(jié)端，當VCC電平降到VCC(OFF)以下時，UCC24610處在UVLO模式，EN/TOFF端在IC內(nèi)經(jīng)過一支10K電阻接到GND，內(nèi)部電流源也關(guān)斷，當VCC超過VCC(ON)之后，10K電阻被移去，電流源開啟，此后，當EN/TOFF

4、超過VEN(ON)時，UCC24610進入運行模式，而EN/TOFF降到VEN(OFF)以下時，UCC24610進入休眠模式，EN/TOFF端的電壓還去調(diào)節(jié)可控制MOSFET的最小關(guān)斷時間，EN/TOFF在IC內(nèi)部由兩個水平的電流源驅(qū)動，所以EN/TOFF端上的電壓可以由從EN/TOFF端到GND連接的電阻值決定。EN/TOFF在內(nèi)部驅(qū)動兩倍電流IEN-STAR去實現(xiàn)使能閾值電壓VEN(ON)，然后進入正常的運轉(zhuǎn)模式水平（IEN-ON），再調(diào)節(jié)TOFF時間，換句話說，所希望的EN/TOFF電壓可以用一個外部電流源強制，調(diào)節(jié)TOFF時間可以抑制柵GATE端的輸出，達到所希望的間隔，并防止由諧振或

5、關(guān)斷噪聲造成的可能的虛假觸發(fā)。TOFF時段在VD電壓超過1.5V時觸發(fā)，之后GATE端從高電平到低電平。u 3PIN TON 導通時段調(diào)節(jié)端，調(diào)節(jié)最小的導通時段，可以用從TON到GND接一支電阻來完成。當控制的MOSFET柵導通時，一些振鈴噪聲會產(chǎn)生出來，最小導通時段消隱VD-VS比較器，保持所控制的MOSFET處在導通狀態(tài)，至少可以調(diào)節(jié)最小時間，這個時間還決定輕載時的關(guān)斷點。在TON時間超出前，如果VD-VS降到5mV閾值以下?？刂破鱾鬏斣谙乱粋€開關(guān)周期進入輕載模式。在TON超出后，當VD-VS降到5mV以下時，器件在下一個開關(guān)周期仍舊處在運行工作狀態(tài)。u 4PIN VCC IC供電端，接一

6、個直流電壓給VCC，用一支0.1F電容旁路到GND，PCB軌跡要最短，VCC供電給UCC24610內(nèi)全部電路，欠壓鎖定比較器可令VCC到VCC（ON）以上才工作，在VCC降到VCC(OFF)以下時安全地關(guān)斷，當VCC降到VCC(OFF)以下出現(xiàn)時，GATE端立即降低，EN/TOFF也立即給10K電阻接到GND。u 5PIN GATE 外部MOSFET的柵驅(qū)動端，通過小阻值電阻接到所控的MOSFET，引線要最短，以實現(xiàn)最佳的開關(guān)特性。GATE輸出可達到1A峰值，源出電流、漏入電流可達到2A，即驅(qū)動足夠大的MOSFET，在休眠模式或UVLO時，GATE端立即降到GND，大約只有1.6，當VCC=1

7、.1V時，GATE端立即到GND，大約為80。u 6PIN GND IC的公共端，對GATE驅(qū)動器為參考電平，UVLO比較器EN/TOFF比較器，EN/TOFF時段，TON時段，外接一0.1F瓷介電容旁路從VCC到GND。u 7PIN VS端 源檢測電壓端，將此端接到外部所控MOSFET的源極，要以最短路徑，要有最小的等效串聯(lián)電感。u 8PIN VD端 漏檢測電壓端，將此端接到外部所控MOSFET的漏極，要以最短路徑，最小的等效串聯(lián)電感，VD必須大于1.5V，TOFF時段必須在器件打開保險之前能控制MOSFET在下個周期導通。一旦保險打開控制MOSFET在VD降到150mV低于VS時導通。在柵

8、驅(qū)動輸出為高時，TON時段被觸發(fā)，GATE仍舊為高電平，至少要超過所調(diào)解的TON時段。除非在SYNC輸入的脈沖被檢測。在TON超出后，GATE輸出在VD-VS電壓減到5mV時關(guān)斷，在TON超出前，如果VD-VS減小到5mV?？刂破鬟M入輕載模式，GATE脈沖在下一個開關(guān)周期被抑制。當VD電壓增加到1.5V時，TOFF時段被觸發(fā)，防止GATE輸出，從導通進入TOFF時段。u 9PIN IC底部散熱端（僅QFN封裝），此端接至PCB板的GND以改善散熱特性。* UCC24610共有五種工作狀態(tài)，如下：UVLO模式當VCC電壓沒有達到VCC（ON）的閾值時，或者降到UVLO閾值以下時，器件工作在低功耗

9、的UVLO模式。在此模式中，多數(shù)內(nèi)部功能被禁止，ICC電流低于100A。在這種模式下，EN電流源關(guān)斷，內(nèi)部10K電阻接于EN/TOFF端到GND之間，EN/TOFF上的電壓不相干。GATE端輸出為低，對VCC1.2V，一直如此，當VCC增加超過VCC(ON)閾值時，UVLO模式非常像休眠模式，除非VCC電流達到ICC（start）水平。Sleep模式休眠模式為低功耗模式，與UVLO模式很相似，在由外部控制強制VEN低于VEN(off)閾值進入此模式。休眠模式可以用來減少器件工作損耗到低于1mW，VCC電流減少到ICC(stby)水平，外部控制被任何內(nèi)部時間條件取代，且立即強制GATE輸出為低電

10、平，進入休眠模式，許多內(nèi)部電路關(guān)閉，以減小功耗，當VEN復原到VEN(ON)閾值以上時，器件走出休眠模式，同時在大約25S后進入輕載模式，并允許內(nèi)部電路重新加電到設(shè)置狀態(tài)。RUN模式運行模式是控制器正常工作模式，此時已不在UVLO或休眠或輕載模式。在此模式下，VCC電流比較高，因為全部電路都在工作，GATE輸出去驅(qū)動所控制的MOSFET作同步整流，VCC電流為ICC(ON)的總和加上驅(qū)動負載及GATE輸出所必須的平均電流，GATE輸出占空比取決于系統(tǒng)線路及負載條件，可調(diào)的TON和TOFF時段，以及同步脈沖的時段。Light-load模式輕載模式是一個低功耗工作模式，它很像休眠模式，除非這種模式

11、自動進入基于內(nèi)部時基條件，輕載模式自動減少在輕載條件下的開關(guān)損耗。它用抑制GATE輸出脈沖的方法執(zhí)行。無論何時都去檢測同步導通時間，令其少于可調(diào)整的最小導通時間(TON)，VCC電流減小到ICC(ON)的水平。此時，輕載模式中，MOSFET的體二極管導通時間仍舊是連續(xù)監(jiān)視的，此時，檢測的時間超出TON時，器件在下一個開關(guān)周期回到運行模式。故障模式及其它保護功能故障模式是一種自行保護的工作模式，控制器此時在可能的端子上檢測出單一故障，在此模式中，器件進入關(guān)斷狀態(tài)（但不是休眠）器件驅(qū)動GATE輸出為低電平，特定條件下，在RTON301K或RTON8.7K時，進入故障模式。故障模式防止進入過度條件，

12、或不明確的導通時間，以及超出TON條件下的電流。相似的保護也提供給EN/TOFF端，在故障沒檢測出來時，如果這段TOFF變成開路，有最小0.65s的時間，如果短路到GND，器件進入休眠模式，此外如果SYNC輸入連續(xù)為低于觸發(fā)電平閾值電壓，GATE輸出為低即進入此階段，SYNC仍舊為此條件。* 應用信息正常工作UCC24610為綠色電源的同步整流器控制器。在VCC從0V增加時，開始進入UVLO模式，從EN/TOFF端的使能電流被禁止，直到VCC超過VCC(ON)的閾值，保持在激活狀態(tài)，直到VCC超過VCC(OFF)閾值。EN/TOFF端上的電壓決定控制器使能與否。控制器工作在正常運轉(zhuǎn)模式下，此時

13、使能電壓（VEN）超過使能閾值VEN(ON)，一直工作到VEN超出VEN(OFF)閾值。在控制器使能后，VEN調(diào)節(jié)最小關(guān)斷時間，它反比于VEN電壓，兩種狀態(tài)的使能電流允許一個低值電阻REN(OFF)產(chǎn)生足夠超出VEN(ON)的電壓，進入啟動狀態(tài)。用一支電阻從EN/TOFF接到GND產(chǎn)生VEN。VEN的值基于IEN的大小，IEN流過此電阻，見圖4?；蛘遃EN由內(nèi)部電壓源驅(qū)動提供超過VEN(ON)的電壓，100ns，然后開始啟動，并達到設(shè)置水平。圖4 UCC24610 的EN/TOFF端電平變化曲線UCC24610作為同步整流控制器，用比較MOSFET的漏源電壓來決定SR-MOSFET的導通時間，

14、應對導通閾值和關(guān)斷閾值。GATE輸出在VDS超過VTH(ON)時為高電平。在VDS低于VTH(OFF)時為低電平，如圖5。圖5 UCC24610 檢測VDS電平給出柵驅(qū)動脈沖注意，因為有限的比例和上升時間，SR-MOSFET體二極管可能在VTH(ON)被超出后導通短暫時間，還有體二極管在VTH(OFF)被超出后會流過殘余電流。波形如圖5中描述，在反激電路中同步整流工作期間可以監(jiān)視。當然，在電路中實際波形很難像圖5中這樣清晰，寄生電感和寄生電容造成在彎曲點處的諧振尖峰。UCC24610有控制時段并調(diào)節(jié)選擇，幫助防止振鈴，使之合適地工作，圖6示出更實際的波形及內(nèi)部控制時段。 圖6 UCC24610

15、 的柵驅(qū)動波形隨時序的變化最小導通時間Ton，用Ton端到地的電阻調(diào)節(jié)，消隱關(guān)斷時的諧振，防止GATE由于噪聲和振鈴從假的穿過VTH(OFF)開始關(guān)斷Ton由GATE導通被觸發(fā)，參看下面Ton調(diào)節(jié)部分。最小關(guān)斷時間用從2PIN到GND的電阻來調(diào)節(jié)，去消除開啟時的諧振，防止GATE由于超出的Coss諧振振鈴，從假的穿過VTH(ON)開始導通，Toff由VDS跨過VTHARM在GATE關(guān)斷后被觸發(fā)。參看后面Toff調(diào)節(jié)部分。GATE輸出級在控制器有了開關(guān)周期時才導通，控制器在每個成功的SR周期Toff出現(xiàn)之后才裝備起來。在高頻應用中，一個過長的Toff可能與GATE的導通時段在下一個周期干擾。如果

16、Toff還沒有從先前的周期中出現(xiàn)，GATE導通將會延遲。* 輕載工作在正常工作期間，同步整流器導通時間比調(diào)節(jié)的最小導通時間長。如果負載電流減小到足夠小，SR導通時間變得很短，超過可調(diào)的最小導通時間，輕載條件即檢測出來，輕載閂鎖即設(shè)置，下一個GATE輸出脈沖被消隱，所以僅有的MOSFET的體二極管導通，這個SR導通時間和最小導通時間之間的比較在每個開關(guān)周期都出現(xiàn)，無論GATE輸出脈沖使能或消隱。當負載電流增加到足夠大時，體二極管導通時間變得長過可調(diào)整的最小導通時間，輕載閂鎖即被消除，下一個GATE輸出脈沖使能其控制的MOSFET仍作同步整流操作。圖7展示進入輕載模式的DCM的反激變換器隨著負載減

17、小的應用。在圖8中，展示出返回正常運轉(zhuǎn)。 圖7 輕載模式下UCC24610的工作波形 圖8 UCC24610 從輕載返回正常工作的波形* 應用考慮u VD和VS檢測當開啟和關(guān)斷GATE時，VD和VS是用來檢測SR-MOSFET上的電壓的不同的輸入端。當關(guān)斷GATE時，控制器將不再驅(qū)動GATE導通，一直到VD超出1.5V，至少一次，而且Toff已經(jīng)出現(xiàn)，一旦這兩個條件滿足，控制器裝備起來，允許GATE導通，下一次漏極電壓降到150mV以下，源極電壓（VD-VS=150mV）此時，GATE關(guān)斷SR-MOSFET可能有反轉(zhuǎn)電流或正向壓降，但是當150mV檢測出來時，GATE已經(jīng)導通令MOSFET進入

18、同步整流器中。GATE停止導通狀態(tài)，至少最小導通時間Ton會長一些，直到SR-MOSFET電流減到近0時，當電流減到足夠小，使VDS電壓僅有5mV時，GATE輸出才關(guān)斷。同時，控制器被令無效。以防止虛假的GATE輸出。因為MOSFET電流在GATE關(guān)斷時還沒有到0。VDS將增大返回到體二極管的壓降。當然附加的功耗非常小，控制器無效的狀態(tài)可防止GATE重復導通。一旦電流減到0漏極電壓爬上1.5V閾值。在這一次最小關(guān)斷時間間隔Toff被觸發(fā)，一旦VDS超過1.5V且Toff已經(jīng)出現(xiàn)，GATE電路重新裝備以便響應下一次導通條件。由于VD和VS輸入連接到跨過SR-MOSFET的體二極管。二次側(cè)高的di

19、/dt通過引線串聯(lián)電感可能施加很大的負電壓在VD端，這個負電壓可能會破壞控制器正常工作，為防止器件開關(guān)，可以用限制VD端漏出的電流小于100mA來解決，將一支電阻放在VD和SR-MOSFET漏極之間，可以限制并提供合適的電流限制。該電阻值用下式求出： (1)此處，LPKG為整個SR-MOSFET在PCB板上的源漏之間的感量。 dISEC為二次側(cè)電流在初級開關(guān)關(guān)斷時的上升速率，它包括各軌跡的 電感，如果器件GND沒有直接連接到SR-MOSFET的源極。VD端通過RVD的偏置電流產(chǎn)生一個小的失調(diào)電壓，它會導致SR-MOSFET關(guān)斷閾值的明顯的偏移，比所要求的提前關(guān)斷，這取決于RVD。為了計算此失調(diào)

20、電壓，將一個等值的電阻放在與VS端串聯(lián)處，以便與VD-VS比較器輸入平衡。大的MOSFET的封裝，諸如TO-220、TO-247通常有足夠大的內(nèi)部電感（10nH20nH），在更大功率應用時，dI/dt可能會相當高。另外，在小功率應用時要用小型封裝，諸如，QFN型，DPAK型或者等效的MOSFET有足夠低的LdI/dt乘積，此時，RVD和RVS就不必用了，參看MOSFET數(shù)據(jù)表來決定整個電感的規(guī)范，給出最佳應用。u 使能及Toff調(diào)節(jié)控制器必須走出UVLO模式，或者內(nèi)部電流源在EN/Toff端關(guān)斷，此端電壓用內(nèi)部電阻拉低。在器件進入使能狀態(tài)之前，電流源EN/Toff端給出20A電流，謹慎地設(shè)計實

21、際指標最小REN/TOFF值，為93K是必須的。以確保此端電壓超過禁止閾值，在禁止之后禁止狀態(tài)被鎖住，源出電流減小到10A，這個電流建起的電壓決定Toff的時間，可按下面介紹調(diào)節(jié)。一旦VCC和EN/Toff條件滿足，則使能器件，內(nèi)部加電次序確?？刂破鏖_始SR-MOSFET與系統(tǒng)導通條件同步工作，這樣防止了SR-MOSFET導通進入不適當?shù)南到y(tǒng)狀態(tài)，在25S的延遲后，防止內(nèi)部基準穩(wěn)定，SR工作命令在輕載模式，負載條件在第一個完整周期被監(jiān)視，此后延遲時間由下一個工作模式?jīng)Q定。由于SR-MOSFET的VDS可能上涌1.5V以上，向下150mV，大約一個或多個時段，Toff時段將調(diào)整GATE進程，在系

22、統(tǒng)中涌動可能是未知的，直到實際工作被監(jiān)視，更長的Toff時間可能是初始時間，但最后的值的調(diào)整要在系統(tǒng)評估后進行。正常Toff關(guān)斷時間可用下面公式調(diào)節(jié),此處,Toff為S,REN/TOFF為M。正確值為: （2）正確值為: （3）反之: （4）正確值為: （5） 對任何對任何，VEN在1.4V和0.8V之間，器件仍被禁止，在此狀態(tài)，平均ICC大約為正常模式電流ICC(ON)的一半。對任何，器件被禁止，工作在休眠狀態(tài)。u Ton的調(diào)節(jié)此端上的電壓在內(nèi)部調(diào)節(jié)為2V，外部電阻接到GND設(shè)置電流以下使調(diào)節(jié)最小導通時間Ton。如果噪聲濾波器電容被認為是必要的，但不要超過100pF，以防止2V調(diào)整不穩(wěn)定。由

23、于SR-MOSFET的VDS導通后有5mV以上的一個或多個振鈴，Ton時間要調(diào)節(jié)直到GATE關(guān)斷，要抑制此階段的振鈴，在一個系統(tǒng)中，振鈴活動期間可能未知，直到實際原型工作給監(jiān)視時，實際更長的Ton時間可以一開始就調(diào)節(jié)，最后的值在系統(tǒng)評估后來調(diào)定。正常Ton最小導通時間由下面公式調(diào)節(jié)，此處，Ton為S，RTON為M。 （6）正確值: （7）相反: （8） 正確值: （9）對于RON的電阻值以上為正確值范圍以外，故障保護模式細節(jié)如下：u 柵驅(qū)動和RGATE的考慮 柵驅(qū)動輸出能力可給出1A峰值電流到SR-MOSFET的柵，而漏入電流可以達到2A，標準的低電感，低環(huán)路面積設(shè)計技術(shù),可以用減小的電感去減

24、緩MOSFET導通，增加柵驅(qū)動振鈴。從GATE輸出到MOSFET柵串入電阻RGATE，用來抑制振鈴，電阻值的選擇基于下式，為LCR串聯(lián)諧振槽路。 （10）此處，Lg為整個柵環(huán)路電感，Ciss為MOSFET整個有效輸入電容，rg為內(nèi)部柵回路電阻。注意，在柵驅(qū)動路徑上，整個串聯(lián)電阻還可以限制峰值GATE電流，以獲得GATE輸出驅(qū)動級的相對較低的能力。u VCC范圍及旁路電容VCC正常工作范圍為4.5V5.5V，器件適于5V正常輸出系統(tǒng)的應用。并很容易+/-10%的瞬態(tài)變化，當平均VCC電壓達到VCC(off)閾值時。（UVLO）系統(tǒng)紋波和噪聲會導致控制器關(guān)斷。除非從VCC到GND有足夠的去耦能力提

25、供給控制器。高的峰值柵驅(qū)動電流在GATE導通期間傳輸還需要足夠的VCC旁路電容到GND，對于較小的SR-MOSFET要0.1F去耦電容，對較大的MOSFET需要增加旁路電容以防止VCC電壓紋波超出，建議VCC旁路電容為0.1F應對2.2nf的Ciss。u SYNC輸入的考慮在應用中，同步整流器用在連續(xù)導通型（CCM）的反激變換器和LLC諧振半橋。同步整流器的MOSFET隨著初級側(cè)開關(guān)的導通而關(guān)斷。為了防止SR-MOSFET反向?qū)ǎ@是不可避免的。在這些應用中，一個Y型隔離電容CSYNC可以用來傳遞初級側(cè)信號到SR控制器，用耦合一個負向觸發(fā)電壓進入SYNC端。換言之，隔離脈沖變壓器可以用在飽和

26、狀態(tài)。此處耦合電容是不切實際的。當SYNC電壓降下2V，低于VCC時，GATE輸出立即關(guān)斷，而不管Ton時段的狀態(tài)。一個內(nèi)部上拉電阻rSYNC提供電流重新給SYNC耦合電容充電，在此事故中，SYNC輸入電壓連續(xù)保持在VTHSYNC以下，GATE輸出在此相同期間為低。SYNC輸入有5100mA的最大脈沖電流，高可靠的設(shè)計將進一步減少峰值電流，這還減小了噪聲及系統(tǒng)中的信號損耗，一個串聯(lián)電阻用減小CSYNC上有效的dV /dt的方法。圖9示出SYNC信號從降下的初級MOSFET的漏源電壓，執(zhí)行簡單傳輸?shù)姆椒āＴ诖死?，同步整流器的MOSFET放在自由運轉(zhuǎn)處的二極管處，此電路系單晶體管正激電路的應用。

27、初次級之間的共模電容CCM形成SYNC電流的回流路徑。 圖9 UCC24610 用于正激電路中做同步整流的電路通常僅需要-1mA的電流，-2V電壓加在內(nèi)部2K電阻上去觸發(fā)SYNC功能，這個電流重復充電給SYNC耦合電容CSYNC，但是這個電阻的變化，電容的變化以及CSYNC上dV /dt的變化需要應對最壞的情況，其偏差在決定CSYNC最小值時要考慮好，此外VSYNC必須超出VTHSYNC閾值，應對于20ns的最小間隔以確?？刂破鲀?nèi)部邏輯有可靠的觸發(fā)。雖然由SYNC信號給出的Ton最小導通時間柵驅(qū)動功能不予考慮，時段連續(xù)到其它功能，如果合適的條件滿足進入輕載模式下。Toff時段在SR-MOSFE

28、T的VDS超過1.5V時即被觸發(fā)。CSYNC是同步信號耦合電容，它跨越初次級之間的隔離帶，它用于耦合一個負的升壓信號到UCC24610的SYNC輸入端，去關(guān)斷GATE輸出到SR-MOSFET，此時初級的MOSFET正好要導通。RSYNC是所選的外部限流電阻，用來減小進入SYNC端的峰值電流。它還服務于減小整個電源的功耗。減小共模噪聲電流。CCM是主要共模電容，位于系統(tǒng)初級和次級之間。這通常是一個分立元件。容量從100pF2200pF。此外還用于EMI的控制，它還作為SYNC信號充電放電的回流路徑。此電流脈沖會跨越邊界線。在UCC24610控制器中，有一個上拉電阻rSYNC(2K)接到VCC。為

29、觸發(fā)SYNC功能一個負向信號，必須將SYNC輸入拉到VTHSYNC閾值以下（通常低于VCC2V），最小脈寬要20ns，這需要最小1mA電流來實現(xiàn)，但謹慎設(shè)計將達到最高電流允許參數(shù)變化。內(nèi)部箝制二極管接到VCC和GND，還形成SYNC信號的充放電通路。最后CPIN壓縮，雜散的內(nèi)部和外部端子并在SYNC輸入端上填入電容造成10pF電容到GND。雖然CPIN是物理上不可避免的，它是合理地減小任何外部壓縮電容以保持附加延遲在SYNC上為最小延遲。1、 決定最小充電決定電壓VSYNC-pri中最小的變化，特別從SYNC信號源開始，在此例中，初級側(cè)MOSFET漏源電壓VDS-pri是信號源，它的最小變化是在AC低線時的VAULK(min)。見圖10。圖10 初級MOSFET的漏極電壓 在低線，下降時間對其在80%和20%之間，。 為了允許參數(shù)和環(huán)境變化，設(shè)置最小的峰值SYNC電流為2mA，用2mA峰值電流流過內(nèi)部2K電阻，SYNC電壓降到VCC以下4V，最大值的限流電阻RSYNC由下式?jīng)Q定： （11）在此情況下： （12）2、 VDS-pri傳輸之后在VDS-pri傳輸后，SYNC信號將開始由外部充電恢復到VCC，這樣允許SYNC耦合電容的值CSYNC由下式給出： （13）CSYNC的值選擇時要確保SYNC信號在SYNC閾值以