MS320C54x的硬件結(jié)構(gòu)DSP技術(shù)與應(yīng)用實例第3版ppt課件

1、1,2.1 結(jié)構(gòu)概述 2.2 總線結(jié)構(gòu) 2.3 中央處理器 2.4 中央存儲器 2.5 片內(nèi)外圍設(shè)備 2.6 復(fù)位電路,第2章 TMS320C54x的硬件結(jié)構(gòu),2,2.1 結(jié)構(gòu)概述,1. TMS320C54x DSP的主要特性,3,2. TMS320C54x的硬件結(jié)構(gòu)框圖,它圍繞8條總線由10大部分組成,4,2.2 總線結(jié)構(gòu),1.總線數(shù)目與作用,1條程序總線(PB)： 傳送取自程序存儲器的指令代碼和立即操作數(shù),3條數(shù)據(jù)總線(CB、DB和EB)： 將內(nèi)部各單元連接在一起,4條地址總線(PAB、CAB、DAB和EAB)： 傳送執(zhí)行指令所需的地址,5,2. 各種方式所用到的總線,6,2.3 中央處理

2、器,中央處理器（CPU）由運(yùn)算部件和控制部件組成,1)一個40位的算術(shù)邏輯單元（ALU） (2)兩個40位的累加器（ACCA和ACCB） (3)一個桶形移位器 (4)1717位乘法器 (5)40位加法器 (6)比較、選擇和存儲單元（CSSU） (7)指數(shù)編碼器 (8)各種CPU寄存器,7,2.3.1 運(yùn)算部件,1算術(shù)邏輯單元（ALU,8,2累加器,累加器A和B都可分成3個部分,累加器在CPU中的表示,9,3桶形移位器,10,4乘法器/加法器單元,11,5比較、選擇和存儲單元,12,6指數(shù)編碼器,指數(shù)編碼器是用于支持單周期指令EXP的專用硬件,在EXP指令中,累加器中的指數(shù)值能以二進(jìn)制補(bǔ)碼的形式

3、存儲在T寄存器中,范圍為831位。 指數(shù)值定義為前面的冗余位數(shù)減 8 的差值,即累加器中為消除非有效符號位所需移動的位數(shù)。 當(dāng)累加器中的值超過32位時，該操作將產(chǎn)生負(fù)值,例】 EXP A ；（冗余符號位-8）T寄存器 ST T，EXPONET ；將指數(shù)值存到數(shù)據(jù)存儲器中 NORM A ；對累加器進(jìn)行歸一化,13,2.3.2 控制部件,控制部件是TMS320C54x芯片的中樞神經(jīng)，由各種控制寄存器及流水線指令操作控制邏輯組成,1處理器工作方式控制及寄存器PMST,1)PMST各位的定義,2)數(shù)據(jù)存儲前的飽和處理步驟,a.根據(jù)指令要求對累加器的40位數(shù)據(jù)進(jìn)行移位。 b.將40位數(shù)據(jù)飽和處理成32位

4、數(shù)據(jù)，飽和處理與SXM位有關(guān)。 c.按指令要求操作數(shù)據(jù)。 d.在指令執(zhí)行期間，累加器的內(nèi)容不變,14,2狀態(tài)寄存器ST0,ST0各位的定義,3狀態(tài)寄存器ST1,ST1各位的定義,ST1反映尋址要求，計算的初始狀態(tài)設(shè)置，I/O及中斷控制,ST0反映尋址要求和計算的中間運(yùn)行狀態(tài),15,2.4 中央存儲器,TMS320C54x系列片內(nèi)程序和數(shù)據(jù)存儲空間配置,16,1. 存儲器地址、空間分配,17,擴(kuò)展程序存儲器結(jié)構(gòu)圖,18,2程序存儲器,TMS320C5402可尋址1MW（兆字）的片外存儲器的存儲空間。它的片內(nèi)ROM、DARAM、SARAM都可通過軟件映像到程序空間，此時CPU可以自動地按程序空間方

5、式對它尋址,TMS320C5402有4KW片內(nèi)ROM，內(nèi)容如圖,19,3數(shù)據(jù)存儲器,根據(jù)型號的不同，其容量范圍為10200KW（千字），包括片上ROM、DARAM、SARAM。當(dāng)CPU產(chǎn)生的數(shù)據(jù)地址在片內(nèi)數(shù)據(jù)存儲器范圍內(nèi)時，便直接對片內(nèi)數(shù)據(jù)存儲器尋址；當(dāng)CPU產(chǎn)生的數(shù)據(jù)地址不在片內(nèi)數(shù)據(jù)存儲器范圍內(nèi)時，CPU自動對片外數(shù)據(jù)存儲器尋址,為了提高CPU的并行處理能力，片內(nèi)DARAM和數(shù)據(jù)ROM細(xì)分成80H個存儲單元構(gòu)成若干數(shù)據(jù)塊。用戶可在一個指令周期內(nèi)從同一塊DARAM或ROM中取出兩個操作數(shù)，且將數(shù)據(jù)寫入另一塊DARAM或ROM中。 右圖為DARAM前1KW的數(shù)據(jù)存儲器配置圖,20,1） 第一類特殊功能寄存器,4特殊功能寄存器,21,2） 第二類特殊功能寄存器,22,2.5 片內(nèi)外圍設(shè)備,1通用I/O引腳,2軟件可編程等待狀態(tài)發(fā)生器,3可編程塊切換邏輯,4主機(jī)接口,5硬件定時器,6時鐘發(fā)生器,7串行通信接口,23,2.6 復(fù)位電路,1復(fù)位狀態(tài),TMS320C54x復(fù)位時，CPU中的主要寄存器ST0，ST1，PMST的狀態(tài)分別為ST0=1800H，ST1=2900H，PMST=FF80H。由于芯片內(nèi)部工作在程序計數(shù)器控制的節(jié)奏下，由各寄存器控制各種片內(nèi)功能，因此復(fù)位狀態(tài)決定了芯片的最初情況。同時，在復(fù)位情況下，各引腳狀態(tài)不同，