微型計(jì)算機(jī)通信與接口技術(shù)（第二版） 第6章 總線技術(shù).ppt

1、第6章 總線技術(shù),本章重點(diǎn)： 什么是總線，總線的分類 總線有哪幾種類型及其結(jié)構(gòu)特點(diǎn) PCI總線的結(jié)構(gòu)和信號定義 PCI總線仲裁和傳輸協(xié)議,6.1 概 述,總線，是連接計(jì)算機(jī)中各部件，以實(shí)現(xiàn)各部件之間數(shù)據(jù)傳輸?shù)囊唤M連線，在物理上是一組平行的導(dǎo)線； 總線是若干互連信號線的集合，是計(jì)算機(jī)各部件之間傳輸數(shù)據(jù)、地址和控制信息的標(biāo)準(zhǔn)信息通路。,標(biāo)準(zhǔn)總線應(yīng)具有以下特點(diǎn)： （1）可以簡化計(jì)算機(jī)軟件和硬件的設(shè)計(jì)； （2）可以簡化系統(tǒng)的結(jié)構(gòu)； （3）易于系統(tǒng)的擴(kuò)展； （4）便于系統(tǒng)的更新； （5）便于系統(tǒng)的調(diào)試和維修。,6.1.1 總線結(jié)構(gòu),1面向處理器的總線結(jié)構(gòu),2面向總線的結(jié)構(gòu),6.1.2 總線的分類,1按總

2、線的功能分類 （1）數(shù)據(jù)總線DB（Data Bus） （2）地址總線AB（Address Bus） （3）控制總線CB（Control Bus）,2按總線的層次結(jié)構(gòu)分類,按總線的層次結(jié)構(gòu)可把總線分為：微處理器芯片總線、內(nèi)總線、外部總線,3按總線的通信方式分類 并行總線 串行總線兩,6.1.3 微機(jī)總線技術(shù)性能指標(biāo)及功能,1總線技術(shù)性能指標(biāo) （1）總線寬度 （2）總線頻率 （3）總線傳輸速率,2. 微機(jī)總線主要功能,（1）數(shù)據(jù)傳輸功能 （2）中斷功能 （3）多主設(shè)備支持功能 （4）錯誤處理功能,ISA總線（Industry Standard Architecure工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)體系） EISA（E

3、xtended Industry Standard Architecure擴(kuò)展工業(yè)標(biāo)準(zhǔn)架構(gòu)）總線 MCA總線（Micro Channel Architecure微通道結(jié)構(gòu)體系） VESA總線（Video Electronics Standard Association視頻電子標(biāo)準(zhǔn)協(xié)會） PCI總線（Perpheral Component Internet外圍部件互連）。,6.1.4 常見總線標(biāo)準(zhǔn),6.2.1 PCI總線結(jié)構(gòu)和性能,6.2 PCI總線,2. PCI總線的主要特點(diǎn) （1）突出的性能。 （2）良好的兼容性。 （3）即插即用。 （4）低成本。 （5）多主能力。 （6）定義了3.3 V和

4、5V兩種信號環(huán)境，53.3 V的組件技術(shù)可以使電壓平滑過渡。 （7）高速緩存（Cache）支持。,6.2.2 PCI總線信號定義,PCI總線各信號的主要功能如下：,1系統(tǒng)信號 2地址和數(shù)據(jù)信號,3. 接口控制 4仲裁信號 5出錯報(bào)告信號 6接口控制中斷信號,6.2.3 總線操作周期,總線操作周期分成三種類型，分別是: 存取周期（access cycle） 特殊周期（special cycle） 中斷確認(rèn)周期（interrupt acknowledge cycle）,6.2.4 PCI總線仲裁,協(xié)議基本要求：,對總線所有權(quán)提出申請的設(shè)備必須具備立刻開始總線周期的能力。 被授予總線所有權(quán)的主設(shè)備應(yīng)

5、在 8個(gè)CLK(推薦為 2 3個(gè) )周期內(nèi)，驅(qū)動 AD31:00和 C/BE# 3:00 信號線至 1個(gè)穩(wěn)定電平 ;在9個(gè)CLK(推薦為 34個(gè))周期內(nèi)驅(qū)動 PAR信號至 1個(gè)穩(wěn)定電平。 (3)當(dāng)1個(gè)主設(shè)備擁有總線所有權(quán)時(shí)(REQ#和GNT#都有效),如果中央仲裁器想把總線所有權(quán)轉(zhuǎn)給另外一個(gè)主設(shè)備，它將置當(dāng)前設(shè)備的 GNT#無效，,此時(shí)有2種情況： A 當(dāng)前主設(shè)備正在進(jìn)行操作 (FRAME#有效 ),那么當(dāng)前主設(shè)備完成操作后，交回總線所有權(quán)。 B 當(dāng)前主設(shè)備處于空閑期 (FRAME#和 IDRY#均無效 ),它將立刻交回所有權(quán)。,4)PCI主設(shè)備可在任何需要時(shí)刻對總線提出申請， REQ#有效后

6、，也可在任何時(shí)刻撤回申請。 (5)如果總線不是在空閑狀態(tài)，1個(gè)主設(shè)備的 GNT# 無效和下1個(gè)主設(shè)備的 GNT#有效之間至少應(yīng)有 1個(gè)CLK周期，否則會在AD和PAR信號線上出現(xiàn)時(shí)序沖突。,6.2.5 PCI總線技術(shù),1. PCI總線與處理器的關(guān)系,PCI總線與處理器是否相對獨(dú)立，這很大程度地影響了處理器是否能升級，從而影響到整個(gè)系統(tǒng)升級的問題。,2. PCI總線仲裁控制方式,PCI總線仲裁采取了依賴于任務(wù)訪問的突發(fā)式，每一次任務(wù)訪問都必須通過握手信號連接才能成功，而承認(rèn)每一次任務(wù)訪問對總線的占用，主要用中央控制器的仲裁器部分完成.,3. PCI總線的時(shí)延,一個(gè)設(shè)備對時(shí)延的效果我們需要從以下幾

7、個(gè)方面考慮： 設(shè)備的內(nèi)部運(yùn)行機(jī)能 設(shè)備的外部運(yùn)行機(jī)能 設(shè)備的花費(fèi)和花銷。,PCI總線時(shí)延包括以下幾個(gè)部分, 仲裁時(shí)延, 總線承認(rèn)時(shí)延, 目標(biāo)模塊時(shí)延,4. 排它性訪問,排它性訪問可以有完全 PCI總線排它性訪問，PCI總線資源排它性訪問。 1 )完全 PCI總線排它性訪問是對 PCI總線整個(gè)上鎖，控制權(quán)交給某一設(shè)備或某一次任務(wù)訪問，它可以說對一個(gè)系統(tǒng)運(yùn)行具有深遠(yuǎn)影響，特別是視頻子系統(tǒng)方面，所有非排它性訪問在上鎖過程中都無法進(jìn)行。,2 ) PCI總線資源排它性訪問，只是宿主部件通過總線將所要訪問的目標(biāo)模塊資源鎖定，只供給該部件或該任務(wù)使用，其它任務(wù)訪問無法再使用該目標(biāo)資源，但和完全總線排它性訪問

8、不同點(diǎn)在于其它部件可以獲得總線使用權(quán)訪問其它總線資源，這種上鎖方法，覆蓋面小，影響其它設(shè)備程度小，而且設(shè)計(jì)的軟硬件較為簡單。,PCI總線則兩者兼而有之，因此一些實(shí)時(shí)處理中，對時(shí)延敏感的設(shè)備就可以通過上鎖方式，以避免時(shí)延較長的訪問占用 PCI總線或資源。,5. PCI總線的容錯性,總線最基本的功能就是數(shù)據(jù)傳遞，因此傳遞過程中錯誤的檢測和糾正，是總線應(yīng)具有的特性。,6. 支持快速存取的 PCI總線性能,一般來說內(nèi)部總線速度較高，外部總線速度較慢，尤其是超距離的網(wǎng)絡(luò)傳輸部分總線速度更慢，因此和計(jì)算機(jī)系統(tǒng)的中央處理部分速度不匹配，形成瓶頸效應(yīng)，特別是在進(jìn)行存儲訪問時(shí)尤為突出，因此在 PCI總線訪問中專

9、門規(guī)定一種快速存取的訪問對于大批量業(yè)務(wù) (圖形圖像處理 )顯得十分必要。 PCI總線就是通過 SDONE#和 SBO#兩種信號來實(shí)現(xiàn)快存取訪問。,PCI總線提供了更具吸引力的面向未來的技術(shù)通道，PCI總線和其它的局部總線(VESA總線 )比較： 它可以處理系統(tǒng)中更多的負(fù)載，因而更可靠 ; 它支持即插即用：它具有較少的管腳。,6.2.6 PCI總線的傳輸協(xié)議概述,主設(shè)備 (Initiator or Bus Master)：啟動傳輸?shù)脑O(shè)備稱之為主設(shè)備。 從設(shè)備 (Target or Slave)：被主設(shè)備尋址完成當(dāng)前傳輸?shù)脑O(shè)備稱之為從設(shè)備。 PCI-Compliant Agents:指所有 PCI

10、主設(shè)備和從設(shè)備。,1. 總線信號分類,PCI總線信號可劃分為十大類型，如表7-3所示。,傳輸控制信號,2. 總線命令描述,表7-4列舉了所有 PCI總線命令。,PCI命令集,2. 總線傳輸協(xié)議,PCI總線傳輸協(xié)議是同步傳輸協(xié)議，所有 PCI操作均同步于 PCI時(shí)鐘。PCI總線的基本傳輸規(guī)則是突發(fā)傳輸方式。,1. PCI總線傳輸周期,PCI總線傳輸周期由一個(gè)地址階段加上一個(gè)或多個(gè)數(shù)據(jù)階段構(gòu)成?；镜?PCI傳輸是由 FRAME#、 IRDY#和 TRDY#三個(gè)信號控制。,2. PCI總線傳輸,PCI總線傳輸包含讀、寫和中止三個(gè)內(nèi)容。,(1) 讀傳輸 圖7.4顯示了讀操作的傳輸過程。,(2) 寫傳輸,圖 7.5顯示了寫操作的傳輸過程。,(3) 傳輸中止,在某些情形下，主設(shè)備或從設(shè)備需要中止當(dāng)前的總線傳輸。 主設(shè)備啟動的中止：主設(shè)備要求 PCI總線中止當(dāng)前的傳輸，有下列三種情況：,正常完成