[碩士論文精品]功率放大器的線性化實(shí)現(xiàn)技術(shù)

摘要摘要功率放大器的線性化實(shí)現(xiàn)技術(shù)碩士研究生王建兵導(dǎo)師郭學(xué)雷東南大學(xué)無(wú)線電工程系隨著通信技術(shù)的發(fā)展，線性調(diào)制技術(shù)，寬帶通信技術(shù)正得到越來(lái)越廣泛的應(yīng)用。在多通道短波通信發(fā)射設(shè)備中，多個(gè)包絡(luò)變化很大的單邊帶調(diào)制信號(hào)經(jīng)過(guò)疊加后，形成的寬帶信號(hào)通過(guò)非線性射頻功放后會(huì)產(chǎn)生交調(diào)分量，因此必須采用線性化技術(shù)以減少由此產(chǎn)生的鄰道干擾。預(yù)失真技術(shù)是一種廣泛采用的線性化技術(shù)。本文將建立功率放大器的理論模型，并討論短波波段的數(shù)字預(yù)失真系統(tǒng)方案，通過(guò)仿真，得出系統(tǒng)的性能曲線。最后探討通過(guò)硬件實(shí)現(xiàn)此系統(tǒng)的方法。本文的工作著重在以下幾個(gè)方面1分析短波通信的特點(diǎn)，了解單邊帶調(diào)制的相關(guān)特性；2建立功率放大器的模型，分析產(chǎn)生諧波和互調(diào)的原因；3仿真在實(shí)際條件下，數(shù)字預(yù)失真達(dá)到的效果，得出性能指標(biāo)；4探討硬件實(shí)現(xiàn)的方法，實(shí)現(xiàn)功率放大器的線性化。關(guān)鍵詞短波通信、功率放大器、線性化技術(shù)、數(shù)字預(yù)失真IINEARIZATIONTECHNIQUESOFRADIOLIREQUENCYPOWERAMPLIFIERSMS，CANDIDATEWANGJIANBING，SUPERVISORGUOXUELEIDEPARTMENTOFRADIOENGINEERING，SOUTHEASTUNIVERSITY,CHINAWITHTHERAPIDDEVELOPMENTOFWIRELESSCOMMUNICATIONTECHNIQUES，LINEARMODULATION，WIDEBANDCOMMUNICATIONSAREBECOMINGMOREANDMOLEPOPULARNOW,INHIGHFREQUENCYCOMMUNICATIONS，SEVERALCHANNELSCARLBEDEALTWITHTOGETHERSINCETHEENVELOPEOFSIDEBANDLSSBMODULATEDSIGNALFLUCTUATES，THESESIGNALSSUMMEDTOGETHERGENERATEUNWANTEDIMERMODULATIONDISTORTIONPRODUCTSINANONLINEARRADIOFREQUENCYRFPOWERAMPLIFIERPASOITISNECESSARYTOUSELINEARIZATIONTECHNIQUETOREDUCETHEADJACENTCHANNELLINERFACEDIGITALPREDISTORTIONISAWIDELYUSEDLINEARIZATIONTECHNIQUEBECAUSEOFITSUNIQUEADVANTAGE，THEMAINSTUDYINGOFTHISDISSERTATIONISABOUTHFCOMMUNICATIONTECHNIQUES，DIGITALPREDISTORTIONLINEARIZERBASEDONLOOKUPTABLELUTTECHNOLOGY，SIMULATIONOFTHEDIGITALPREDISTORTIONSYSTEMANDATLAST，REALIZATIONTECHNIQUESAREDISCUSSED，THEMAINWORKANDVALUABLERESULTSI11THISDISSERTATIONAREASFOLLOWS】PRESENTTHESSBMODULATIONANDSOMECHARACTERSOFHFCOMMUNICATION2MODELINGTHENONLINEARRFPOWERAMPLIFIER,ANALYSISTHEREASONOFITSINTERMODULATION3SIMULATIONOFDIGITALPREDISTORTIONTECHNIQUES4REALIZATIONOFTHISSYSTEMINHFCOMMUNICATION，DEALWITHSOMEDIFFICULTPROBLEMS，KEYWORDSHIGHFREQUENCYCOMMUNICATION、RADIOFREQUENCYPOWERAMPLIFIER、DIGITALPREDISTORTION、INEARIZATIONTECHNIQUES東南大學(xué)學(xué)位論文獨(dú)創(chuàng)性聲明本人聲明所呈交的學(xué)位論文是我個(gè)人在導(dǎo)師指導(dǎo)下進(jìn)行的研究工作及取得的研究成果。盡我所知，除了文中特別加以標(biāo)注和致謝的地方外，論文中不包含其他人已經(jīng)發(fā)表或撰寫過(guò)的研究成果，也不包含為獲得東南大學(xué)或其它教育機(jī)構(gòu)的學(xué)位或證書而使用過(guò)的材料。與我一同工作的同志對(duì)本研究所做的任何貢獻(xiàn)均已在論文中作了明確的說(shuō)明并表示了謝意。研究生簽名一建岳口口期東南大學(xué)學(xué)位論文使用授權(quán)聲明東南大學(xué)、中國(guó)科學(xué)技術(shù)信息研究所、國(guó)家圖書館有權(quán)保留本人所送交學(xué)位論文的復(fù)印件和電子文檔，可以采用影印、縮印或其他復(fù)制手段保存論文。本人電子文檔的內(nèi)容和紙質(zhì)論文的內(nèi)容相一致。除在保密期內(nèi)的保密論文外，允許論文被查閱和借閱，可以公布包括刊登論文的全部或部分內(nèi)容。論文的公布包括刊登授權(quán)東南大學(xué)研究生院辦理。研究生簽名王建岳導(dǎo)師簽名目期“；東南大學(xué)碩士學(xué)位論文第一章緒論11概述第一章緒論在短波通信中，一般采用單邊帶調(diào)制，對(duì)于話音傳輸，單路只有3KHZ帶寬。當(dāng)多個(gè)短波發(fā)射臺(tái)一起工作時(shí)，傳統(tǒng)考慮就需要多個(gè)射頻發(fā)射設(shè)備，為了降低成本，可以把多路信號(hào)疊加起來(lái)，形成一個(gè)寬帶信號(hào)一起發(fā)射。然而，寬帶信號(hào)的射頻部分如果非線性失真嚴(yán)重的話，將帶來(lái)信號(hào)失真。鄰道干擾等問(wèn)題。為了解決這樣的問(wèn)題，我們可以采用功率放大器的線性化技術(shù)。自功率放大器的線性化技術(shù)提出以來(lái)，人們提出了多種方案，預(yù)失真就是其中之一。這項(xiàng)技術(shù)在窄帶通信中已經(jīng)得到應(yīng)用，隨著多載波技術(shù)，寬帶通信的廣泛應(yīng)用，預(yù)失真技術(shù)必將得到極大的發(fā)展。111國(guó)內(nèi)外現(xiàn)狀上個(gè)世紀(jì)二十年代，貝爾實(shí)驗(yàn)室的HAROLDSBLACK發(fā)明了前向網(wǎng)絡(luò)法和負(fù)反饋技術(shù)，并把它們應(yīng)用到放大器設(shè)計(jì)中，有效減少了放大器失真。但是，那些技術(shù)只是對(duì)器件本身作調(diào)整，且只是在模擬條件下來(lái)做，效率比較低。隨著無(wú)線通信技術(shù)的發(fā)展和數(shù)字器件的大量應(yīng)用射頻功率放大器的線性化技術(shù)不斷提高，到上世紀(jì)七八十年代。一些新的技術(shù)涌現(xiàn)出來(lái)，如基于查找表的基帶預(yù)失真技術(shù)，前向網(wǎng)絡(luò)技術(shù)，負(fù)反饋技術(shù)等等。這些技術(shù)不光著眼于功率放大器，它們側(cè)重從系統(tǒng)的角度解決其非線性問(wèn)題，效果提高很多。最近，INTERSIL公司推出一款專用于預(yù)失真的芯片ISL5239，已經(jīng)在基站發(fā)射臺(tái)得到廣泛運(yùn)用，但是由于其處理帶寬有限，預(yù)失真技術(shù)還有很大的發(fā)展空間。112背景在數(shù)字移動(dòng)通信系統(tǒng)的信號(hào)發(fā)射接收過(guò)程中，功率放大器是一個(gè)核心器件。在實(shí)際應(yīng)用過(guò)程中，為了提高系統(tǒng)的效率，功率放大器通常工作在接近飽和區(qū)的非線性區(qū)域。高頻放大器的這種非線性特性會(huì)引入某些諧波成分，這些諧波分量不但降低了信噪比，而且也常常會(huì)引起信道問(wèn)的串?dāng)_，從而帶來(lái)信號(hào)的畸變、失真。另外為了獲得比較高的碼率以及頻帶利用率，現(xiàn)代數(shù)字通信系統(tǒng)均采用了諸如QPSK，64QAM等線性調(diào)制技術(shù)，這些線性調(diào)制方法對(duì)功放的非線性特性特別敏感，也即信號(hào)的畸變受非線性的影響特別大。113研究的意義目前，無(wú)論是在無(wú)線通信還是有線通信領(lǐng)域，功奉放大器的線性化技術(shù)已成為個(gè)廣泛而活躍的研究領(lǐng)域。除了線性化調(diào)制技術(shù)的廣泛采用等原因以外，以下一些原因也促進(jìn)該技術(shù)得到廣泛研究并迅速發(fā)展1出于對(duì)通信系統(tǒng)功率效率的要求，不能采用簡(jiǎn)單的功率回退技術(shù)來(lái)解決功放線性化問(wèn)題。所謂功率回退就是采用大功率的放大器，然后通過(guò)功率回退使之工作在線性放大區(qū)域。如果采用該技術(shù)，一方面電源利用率一般僅為L(zhǎng)AO15，會(huì)產(chǎn)生導(dǎo)致終端自主時(shí)間過(guò)短、基站熱管理等一系列問(wèn)題。另一方面大功率器件只能輸出TD,的功率，其本身潛力不能充分發(fā)揮，也造成整機(jī)制造成本的提高。2無(wú)線通信系統(tǒng)中由于多徑傳播和遠(yuǎn)近效應(yīng)的存在，基站系統(tǒng)對(duì)鄰道干擾的要求非常嚴(yán)格，這就要求采用高線性度的發(fā)射機(jī)系統(tǒng)，減少交調(diào)分量對(duì)相鄰信道的干擾。東南大學(xué)碩士學(xué)位論文第一章緒論3線性調(diào)制技術(shù)的逐漸采用也要求線性化的功率放大器。以O(shè)FDMORTHOGONALFREQUENCYDIVISIONMULTIPLEXING為代表的多教破調(diào)制技術(shù)具有高傳輸速率、不需均衡等明顯優(yōu)點(diǎn)，已為許多標(biāo)準(zhǔn)如80211，HDTVHIGHDEFINITIONTELEVISION，4G等所采用。由于OFDM信號(hào)具有很高的峰值平均功率比，功率放大器的非線性將影響到整個(gè)系統(tǒng)的性能。4一些新興無(wú)線通信技術(shù)的需要。以軟件無(wú)線電為代表的薪興無(wú)線通信技術(shù)，從本質(zhì)上要求線性、寬頻的發(fā)射機(jī)技術(shù)，因此需要高度線性化的射頻功率放大器。12課題的主要內(nèi)容本課題是要討論短波通信的特點(diǎn)，建立符合實(shí)際的射頻放大器的模型，分析其產(chǎn)生互調(diào)失真的原因，并采用預(yù)失真技術(shù)作仿真分析，找出解決功率放大器非線性問(wèn)題的方法。并用硬件實(shí)現(xiàn)此功能。121研究?jī)?nèi)容短波通信中信號(hào)的特點(diǎn)；功率放大器的模型分析研究采用預(yù)失真技術(shù)后系統(tǒng)性能的變化；研究用硬件實(shí)現(xiàn)預(yù)失真的方法。122系統(tǒng)開發(fā)手段MATHWORKS公司的MAUAB是常用的數(shù)學(xué)仿真工具，其矩陣處理能力強(qiáng)，畫圖功能強(qiáng)大，我們采用MATLAB65作為仿真工具。另外，為了開發(fā)硬件，我們選用了ALTERA公司的CPLD和FPGASTRATIXLL，11公司的DSPLMS320VC54】O以及配套軟件QUARTUSII50，CCS21。2東南大學(xué)碩士學(xué)位論文第章短波通信技術(shù)21基本概念211定義第二章短波通信技術(shù)短波是指波長(zhǎng)在100米以下，10米以上的電磁波，其頻率范圍為330MHZ，短波通信是指發(fā)射頻率在此范圍內(nèi)的通信方式。212短波傳播途徑短波的基本傳播途徑有兩個(gè)一個(gè)是地波，一個(gè)是天波。地波沿地球表面?zhèn)鞑?，其傳播距離取決于地表介質(zhì)特性。海面介質(zhì)的電導(dǎo)特性對(duì)于電波傳播最為有利，短波地波信號(hào)可以沿海面?zhèn)鞑?000公里左右陸地表面介質(zhì)電導(dǎo)特性差，對(duì)電波衰耗大。而且不同的陸地表面介質(zhì)對(duì)電波的衰耗程度不一樣潮濕土壤地面衰耗小，干燥沙石地面衰耗大。短波信號(hào)沿地面最多只能傳播幾十公里。地波傳播不需要經(jīng)常改變工作頻率，但要考慮障礙物的阻擋，這與天波傳播是不同的。短波的主要傳播途徑是天波。短波信號(hào)由天線發(fā)出后，經(jīng)電離層反射回地面，又由地面反射回電離層，可以反射多次，因而傳播距離很遠(yuǎn)幾百至上萬(wàn)公里，而且不受地面障礙物阻擋。但天波是很不穩(wěn)定的。在天波傳播過(guò)程中，路徑衰耗、時(shí)間延遲、大氣噪聲、多徑效應(yīng)、電離層衰落等因素，都會(huì)造成信號(hào)的弱化和畸變，影響短波通信的效果。22單邊帶調(diào)制221單邊帶的概念我們知道通常收聽的無(wú)線電廣播采用的調(diào)幅波，其頻譜由載波和上、下單邊帶信號(hào)三部分組成，被傳遞的信息僅包含在兩個(gè)邊帶之中，而且兩個(gè)邊帶是完全對(duì)稱，每個(gè)邊帶所荷載的信息完全相同。因此僅傳遞一個(gè)邊帶就足以進(jìn)行信息的傳遞，而載波和其余無(wú)用的邊帶都可以被抑制掉，從而使發(fā)射效率大大提高，短波通信系統(tǒng)中，常常采用這種信號(hào)形式，這樣可以提高通信帶寬的利用率。根據(jù)國(guó)際協(xié)議，短波通信必須使用單邊帶調(diào)幅方式SSB，只有短波廣播節(jié)目可以使用雙邊帶調(diào)幅方式AM。因此，國(guó)內(nèi)外使用的短波電臺(tái)都是單邊帶電臺(tái)。222單邊帶的定義調(diào)幅信號(hào)的頻譜是由中央載頻和上下兩個(gè)邊帶組成的。將載頻和其中一個(gè)邊帶加以抑制，剩下的一個(gè)邊帶就成為單邊帶信號(hào)。下面用圖示的方法說(shuō)明單邊帶信號(hào)是怎樣產(chǎn)生的。1單音調(diào)制的調(diào)幅信號(hào)和上邊帶信號(hào)波形如圖21所示。3東葡大學(xué)碩士學(xué)位論文第一章短波通信技術(shù)4，巾媾DT單音信號(hào)J翩觚三融JJ必釅型一T載頻信號(hào)TT經(jīng)單音信號(hào)調(diào)制的載頻信號(hào)圖21單音調(diào)制的調(diào)幅信號(hào)和上邊帶信號(hào)波形圖2單音調(diào)制的調(diào)幅信號(hào)和上邊帶信號(hào)頻譜如圖12所示。A調(diào)幅信號(hào)頻昔B上邊帶信號(hào)頻譜UW1L鼉L芒。NWC、CQ圖22單音調(diào)制的調(diào)幅信號(hào)和上邊帶信號(hào)頻譜圖3受話音調(diào)制的調(diào)幅信號(hào)和邊帶信號(hào)波形及頻譜如圖23所示。4東南大學(xué)碩士學(xué)位論文第二章短波通信技術(shù)U一“7觥躺一一一LN州壬Y吒時(shí)渤恥LLIN掣渺IR玉A語(yǔ)甚調(diào)制波形和頻譜B語(yǔ)晉調(diào)制由AM信號(hào)波形和頻譜C語(yǔ)音調(diào)靠J由上邊帶波形和頻譜圖23受話音調(diào)制的調(diào)幅信號(hào)和邊帶信號(hào)波形及頻譜圖223單邊帶的優(yōu)點(diǎn)單邊帶的優(yōu)點(diǎn)是提高了頻譜利用率，減少信道擁擠；節(jié)省發(fā)射功率約四分之三；減少信道互擾；抗選擇性衰落能力強(qiáng)。一部LOOW單邊帶電臺(tái)的實(shí)際通話效果，相當(dāng)于過(guò)去1000W以上雙邊帶電臺(tái)。23模擬域內(nèi)單邊帶信號(hào)的產(chǎn)生在模擬域內(nèi)實(shí)現(xiàn)單邊帶調(diào)制的方法比較多，我們介紹兩種形式一是濾波法、二是相移法相位補(bǔ)償法。下面對(duì)這二種方法的調(diào)制方法分別進(jìn)行介紹。濾波法由單邊帶信號(hào)的定義，報(bào)容易想到一個(gè)最直觀的方法，那就是將雙邊帶信號(hào)通過(guò)一個(gè)單邊帶濾波器，濾除不要的頻帶，即可得到單邊帶信號(hào)。我們將這種方法稱為帶通濾波法。相移法利用相移法產(chǎn)生單邊帶信號(hào)，可以不用邊帶濾波器，因此可以避免濾波法帶來(lái)的缺點(diǎn)，因?yàn)镻島FXTCOSW。T千KTSINWJ21所以可以用如圖24方法產(chǎn)生單邊帶信號(hào)。5東南大學(xué)碩士學(xué)位論文第二章短波通信技術(shù)圖2_4相移法單邊帶信號(hào)產(chǎn)生器如果混合電路中取減法運(yùn)算，可得到上邊帶輸出；取加法運(yùn)算，可得到下邊帶輸出。從圖24中可以看出，相移法單邊帶信號(hào)產(chǎn)生器有兩個(gè)相乘器，第一個(gè)相乘器產(chǎn)生一般的雙邊帶信號(hào)，第二個(gè)相乘器的輸入載波需要相移90。，這是單個(gè)頻率成分移相，用移相網(wǎng)絡(luò)比較容易實(shí)現(xiàn)，而對(duì)輸入信號(hào)移相，需要一個(gè)寬帶移相網(wǎng)絡(luò)，而寬帶移相網(wǎng)絡(luò)是不易制作的。如果寬帶移相網(wǎng)絡(luò)做得不好，容易使單邊帶信號(hào)失真。24數(shù)字域內(nèi)單邊帶信號(hào)的產(chǎn)生在數(shù)字域內(nèi)實(shí)現(xiàn)單邊帶信號(hào)的調(diào)制與解調(diào)，不能簡(jiǎn)單套用傳統(tǒng)模擬域內(nèi)的實(shí)現(xiàn)方法，必須要考慮DSP運(yùn)算速度的限制，開發(fā)實(shí)時(shí)運(yùn)行的計(jì)算有效的算法，因此，有效的DSP算法是實(shí)現(xiàn)高性能低代價(jià)電臺(tái)中頻以下數(shù)字化的關(guān)鍵。通過(guò)前面對(duì)模擬處理方法的討論，就濾波法來(lái)說(shuō)，在數(shù)字系統(tǒng)中完成頻譜搬移后的邊帶濾波，則需要相當(dāng)大的運(yùn)算量，以至無(wú)法實(shí)現(xiàn)。對(duì)于相移法，在模擬處理中的難點(diǎn)是，要實(shí)現(xiàn)在低頻的寬頻帶90。相移是十分困難的，只能做到近似的實(shí)現(xiàn)。但是，在數(shù)字域內(nèi)，完全可以借助于HILBERT變換，通過(guò)HILBERTFIR濾波器，完成離散序列的90。相移。下面對(duì)模擬域及數(shù)字域內(nèi)的HILBERT變換作以介紹。HILBERT變換HILBERT變換是信號(hào)分析中的重要工具。對(duì)一個(gè)因果信號(hào)X0，或XN，它們所構(gòu)成的解析函數(shù)的傅立葉變換其實(shí)部和虛部，幅頗響應(yīng)及相頻響應(yīng)之間存在著HILBERT變換關(guān)系因此利用HILBERT變換關(guān)系，可以構(gòu)造出相應(yīng)的解析信號(hào)，使其僅含有正的頻率成分，然后在復(fù)數(shù)域內(nèi)與載頻信號(hào)直接相乘，便可得到單邊帶信號(hào)。A在時(shí)域內(nèi)的連續(xù)信號(hào)HILBERT變換給定一連續(xù)的時(shí)間信號(hào)X0，其HILBERT變換ZT定義為疊F三R“翌D，一1F，爿F上_2XT“RD221【D一篙LT氚U|弧T疊F可以看成是工F通過(guò)一濾波器的輸出，該濾波器的單位沖激響應(yīng)F二。由傅立葉變換的理論可知，JHF的傅立葉變換是Z,TR號(hào)函數(shù)SGNN，因此HILBERT變換器的頻率響應(yīng)咖JSGNF2K躺2_3這就是說(shuō)，從頻域上來(lái)看HILBERT變換器是幅頻特性為1的全通濾波器。信號(hào)工F通過(guò)HILBERT東南大學(xué)碩士學(xué)位論文第二章短波通信技術(shù)變換器后，負(fù)頻率成分作90相移，而正顛軍成分作一90。相移。設(shè)IF為XO的HILBERT變換，定義ZFXQ豇，24為信號(hào)IF的解析信號(hào)ANALYTICSIGNALA對(duì)上式兩邊做傅立葉變換并由前式，有ZJQ，Q弘，啊圳勵(lì)舢毗JFL2黑等。G巧這樣，由HILBERT變換構(gòu)成的解析信號(hào)。只含有正頻率成分，且是原信號(hào)正頻率成分的兩倍。我們知道，黼XT是帶限的，最高頻率為繡，那么若保證N。2FL。，由XF的抽樣X(jué)力可以隊(duì)復(fù)出XO，這即是抽樣定理。將XF構(gòu)成解析信號(hào)后，由于ZO只含正頻率成分最高頻率仍為Q。，這時(shí)只需Q，Q。即可保證由XT恢復(fù)出工啦。B離散時(shí)間信號(hào)的HILBERT變換設(shè)離散時(shí)間信號(hào)工功的H“BEN變換是量功，HILBEN變換器的單位抽樣響應(yīng)為力，由連續(xù)信號(hào)H“BEN變換的性質(zhì)及，NHEP的關(guān)系，不難得到肌夸竺三，LJ，一7R4423MHZ67這說(shuō)明如果對(duì)一個(gè)正弦信號(hào)的一個(gè)周期進(jìn)行采樣，來(lái)得到其最大值，那么采樣率要高于4423MHZ，才能保證采到最大值。這顯然不現(xiàn)實(shí)。實(shí)際上我們可以通過(guò)對(duì)多個(gè)周期的較低速率的連續(xù)采樣，來(lái)達(dá)到同樣的效果。我們?nèi)〔蓸勇蕿镕S75MHZ，則東南大學(xué)碩士學(xué)位論文第六章系統(tǒng)的仿真YSZ萬(wàn)志0陋S，每采樣75個(gè)點(diǎn)，相位前進(jìn)05。則2石盎X752RIM36L0M為整數(shù)691SMHZ五深一整數(shù)O00139MHZ61O實(shí)際取五I100139MHZ即可撕COSZ萬(wàn)半0為保證采到最大值，所需時(shí)間為了；J贏X75X360X2720，四注意在720TS期間內(nèi)，我們可以得到一個(gè)正的最大值和一個(gè)負(fù)的最大值，應(yīng)根據(jù)實(shí)際情況選其中之一或從兩者取一折衷。用對(duì)多個(gè)周期進(jìn)行較低速率進(jìn)行采樣，可達(dá)到對(duì)一個(gè)周期用很高速率采樣一樣的效果。這種方法解決了AID器件的選型問(wèn)題。測(cè)出功率放大器的特性后，我們要做的就是構(gòu)造一個(gè)離散的LUT表，對(duì)于每一個(gè)輸入，即時(shí)從表中查出預(yù)失真的值，再將其送入功率放大器，這樣，經(jīng)過(guò)失真的輸入信號(hào)送入放大器后，得到的是與輸入成線性關(guān)系的輸出。這里，關(guān)鍵的是LUT表的寬度，查表的速度。表的寬度直接影響預(yù)失真的精度，仿真結(jié)果中我們將就這個(gè)進(jìn)行探討。另外，查表時(shí)索引的方法也非常重要，例如我們可以用對(duì)數(shù)索引法，這種方法輸入量的變化范圍大，但是不太精確。這里我們采用線性索引。查表的速度在實(shí)現(xiàn)時(shí)也很重要，我們結(jié)合目前的器件水平，選擇了能達(dá)到160M的SBAFIX二代。63仿真結(jié)果我們?nèi)蓚€(gè)正弦波，頻率分別為11M，IM。它們的頻譜如圖64中黑線所示；當(dāng)它們通過(guò)非線性放大器以后。由于產(chǎn)生互調(diào)，頻譜如圖中藍(lán)線所示；當(dāng)加入線性化校正網(wǎng)絡(luò)后，頻譜如圖中紅線所示。由于校正的效果與彤D轉(zhuǎn)換器件的寬度，UJT表的數(shù)據(jù)長(zhǎng)度能夠存儲(chǔ)的數(shù)據(jù)個(gè)數(shù)有關(guān)，我們可以使得AD位寬B14,LUT表的數(shù)據(jù)長(zhǎng)度2“，仿真結(jié)果如圖64和圖65；東南大學(xué)碩士學(xué)位論文第六章系統(tǒng)的仿真盂已趟垂ADWIDTH14LLRRTABLEADDRESSWLDTH14圖64AD位寬14，LUT表長(zhǎng)度214時(shí)的仿真結(jié)果AD位寬B16,LUT表的數(shù)據(jù)長(zhǎng)度214，仿真結(jié)果如圖ADWIDU16LUTTABLEADDRESSWLDTH14宣已側(cè)馨圖65AD位寬16，LUT表長(zhǎng)度214對(duì)的仿真結(jié)果由以上兩張圖可以看出，對(duì)于相同的UJT表長(zhǎng)度，更多位數(shù)的AD器件獲得的性能在互調(diào)量上相差不大，但是在底噪聲性能上有提高，大概有10DB。AD位寬B14,LUT表的數(shù)據(jù)長(zhǎng)度2”，仿真結(jié)果如圖66東南大學(xué)碩士學(xué)位論文第六章系統(tǒng)的仿真盆已世譬ADWTDTH14LUTTABLEADDRESSWLDTH15圖66AD位寬14，LUT表長(zhǎng)度215時(shí)豹仿真結(jié)果AD位寬B16,LUT表的數(shù)據(jù)長(zhǎng)度2”，仿真結(jié)果如圖67；ADWTH16,LUITAL_EADDRESSWIDLH15占已趟罌圖67AD位寬16，LUT表長(zhǎng)度215時(shí)的仿真結(jié)果在分析以上4張圖，我們叉可以看到，當(dāng)LUT表數(shù)據(jù)長(zhǎng)度達(dá)到215時(shí)，使用預(yù)失真技術(shù)已經(jīng)接近理想性能，當(dāng)然，這里沒(méi)有考慮到噪聲的影響。這樣的存儲(chǔ)空間需要大約500K比特，這在選用器件時(shí)是一個(gè)關(guān)鍵指標(biāo)。末南大學(xué)碩士學(xué)位論文第七章系統(tǒng)豹實(shí)現(xiàn)71芯片介紹第七章系統(tǒng)的實(shí)現(xiàn)采用的主要芯片有SLRALIX11系列中的EP2S30Y484C5。TMS320VC5410,1SL5217。下面簡(jiǎn)單介紹一下它們的主要功能。711FPGASTRATIXII器件系列特性ALTERASTRATIX“IIFPGA基于與STMTIX器件相同的業(yè)界推崇的功能組，并有一些關(guān)鍵的改進(jìn)。STRATIXII器件具有嶄新的革新性邏輯結(jié)構(gòu)，它和同等的FPGA相比，在更低的成本上提供更高的性能和更大的邏輯容量。STRATIXIJ器件具有多達(dá)180K等效邏輯單元，是ST斌IX器件容量的兩倍，眈任何同類FPGA產(chǎn)品大得多。STRATIXLI器件擁有強(qiáng)大的系統(tǒng)級(jí)功能，具有無(wú)與倫比的設(shè)計(jì)靈活性和高性能系統(tǒng)集成性，如表2所列表2STRATIXII功能一覽功能說(shuō)明結(jié)構(gòu)性能和效事業(yè)內(nèi)最大的STRATIX11FPGA采用前沿的90NM技術(shù)構(gòu)建，能夠提供無(wú)與倫比的密度和邏輯效FPGA率。STRATIXII器件比相競(jìng)爭(zhēng)FPGA多出5的邏輯、50的存儲(chǔ)器，DSP資源多出4倍，而用戶IO多出21。STRATIX11適用于迫切需要在ASIC下單之前對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證的ASIC原型應(yīng)用。最快的FPGA數(shù)字信號(hào)處理DSP模塊和TRIMATRIXTM存儲(chǔ)器等新的邏輯結(jié)構(gòu)、創(chuàng)新特性以性能及魯棒的軟件工具使ALTERA能夠提供有史以來(lái)業(yè)內(nèi)最快的FPGA。新的創(chuàng)新邏輯STRATIXJIFPGA是創(chuàng)新邏輯體系結(jié)構(gòu)的產(chǎn)物，與前一代產(chǎn)品系列相比，其性能結(jié)構(gòu)平均快出50，而邏輯占用降低25。STRATIXLL及STRATIXII架構(gòu)是業(yè)界最快的FPGA架構(gòu)，在極其成功的SUATIX架構(gòu)之上提供了STRATIX器件的差別先進(jìn)的功能，而且還具有其它功能如薪的邏輯結(jié)構(gòu)、帶動(dòng)態(tài)相位調(diào)整DPA電路的源同步信號(hào)和采用配置比特流加密技術(shù)的設(shè)計(jì)安全技術(shù)。源同步信號(hào)、高IO帶寬和高速接口STRAFIXII器件STRATIXLI器件具有152個(gè)接收祝和156個(gè)發(fā)送機(jī)通道，支持高達(dá)LOBPS數(shù)據(jù)傳中的源同步信號(hào)IO送速率的源同步信號(hào)。標(biāo)準(zhǔn)STRATIX11DPASTMTIX11器件具有嵌入DPA電路，消除了使用源同步信號(hào)技術(shù)長(zhǎng)距離傳送信號(hào)時(shí)由偏移引發(fā)的相位對(duì)齊問(wèn)題從而簡(jiǎn)化了印刷電路板PCB布局。差分TO支持STRATIXLLFPGA支持高達(dá)1GBPS的高速差分IO信號(hào)，滿足新興接口包括LVDS、LVPECL和HYPERTRANSPORFFM標(biāo)準(zhǔn)的高性能需求。STRATIXLL器件STRAFIXII器件支持現(xiàn)今對(duì)系統(tǒng)需求很嚴(yán)格豹太帶寬、單端ITO接口標(biāo)準(zhǔn)SSTL、中的單端IO標(biāo)準(zhǔn)HSTL，PCI和PCIX的需求。源同步協(xié)議STRATIX11器件支持多種高速接口標(biāo)準(zhǔn)SPI42SFI一4、10G以太網(wǎng)XSBL、HYPERTRANSPORT，RAPIDLOTM、NPSL以及UTOPIA，具有高度的靈話性和快速的面市時(shí)間。31東南大學(xué)碩士學(xué)位論文第七章系統(tǒng)的實(shí)現(xiàn)設(shè)計(jì)安全STRATIXII器件STRATIXII器件采用128位高級(jí)加密標(biāo)準(zhǔn)AES算法對(duì)配置比特流進(jìn)行加密，中的設(shè)計(jì)安全性支持設(shè)計(jì)安全性。大存儲(chǔ)帶寬和高速外部存儲(chǔ)器接口STRATIXLL器件STRATIX11FPGA中的TRIMATRIX存儲(chǔ)器具確多達(dá)9MBIT的RAM。這種先進(jìn)的存中的TRIMATRIX存儲(chǔ)儲(chǔ)結(jié)構(gòu)包括三種大小的嵌入存儲(chǔ)器塊M512、M4K和MRAM塊，可配置支持器多種特性。STRATIXLL器件STRATIXIL器件提供先進(jìn)的外部存儲(chǔ)接口，允許設(shè)計(jì)者將外部大容量SRAM和中的外部存儲(chǔ)接口DRAM器件集成到復(fù)雜系統(tǒng)設(shè)計(jì)中，而不會(huì)降低數(shù)據(jù)存取的性能。高性能數(shù)字信號(hào)處理STRATIX11DSPSTRATIX11器件包括高性能的嵌入DSP塊，它能夠運(yùn)行在370MHZ，并為DSP塊應(yīng)用進(jìn)行優(yōu)化。DSP塊消除了大計(jì)算量應(yīng)用中的性能瓶頸，提供可預(yù)測(cè)和可靠的性能，這樣既節(jié)省資源又不會(huì)損失性能。STRATIXII器件STRATIXII器件具有比DSP處理器更大的數(shù)據(jù)處理能力，實(shí)現(xiàn)最大的系統(tǒng)性能。中的DSP性能STRATIXJI器件STRATIX11器件提供了靈話實(shí)現(xiàn)的軟核鏈理器，它可以配置成不同的數(shù)據(jù)寬度和中的軟核乘法器延遲。軟核乘法器除了提供DSP塊外還具有非常高的DSP吞吐量。系統(tǒng)時(shí)鐘管理STRATIX時(shí)鐘每個(gè)STRAIIXII器件具有多達(dá)16個(gè)高性能的低偏移全局時(shí)鐘，它可以用于高性管理電路能功能或全局控制信號(hào)。另外，每個(gè)區(qū)域八個(gè)本地區(qū)域時(shí)鐘將任何區(qū)域的時(shí)鐘總數(shù)增加至24個(gè)。這種高速時(shí)鐘網(wǎng)和充裕的PLL緊密配合，確保最復(fù)雜的設(shè)計(jì)能夠運(yùn)行在優(yōu)化性能和最小偏移的時(shí)鐘下。STRATIXLI時(shí)鐘STRATIXII器件具有多達(dá)12個(gè)可編程PLL，具有健全的時(shí)鐘管理和頻率合成能力，管理特性實(shí)現(xiàn)最大的系統(tǒng)性能。PLL具有高端功能，包括時(shí)鐘切換、PLL重配置、擴(kuò)頻時(shí)鐘、頻率綜合、可編程相位偏移、可編程延遲偏移、外部反饋和可編程帶寬。這些功能運(yùn)行設(shè)計(jì)者管理SLRATIXLL器件內(nèi)外的系統(tǒng)時(shí)序。EP2S30F484C5的資源有L33880個(gè)LE2202個(gè)M512模塊，每個(gè)大小為512比特，144個(gè)M4K模塊，每個(gè)大小為4K比特，1個(gè)MRAM模塊，每個(gè)大小為512K比特，總的存儲(chǔ)空間為1369728比特3DSP模塊16個(gè)，每個(gè)DSP模塊包括4個(gè)18位的乘法器以及累加模塊，可以根方便地配置成FIR濾波器的形式，也可以獨(dú)立開來(lái)，配置成“個(gè)18位的乘法器4增強(qiáng)型的PLL2個(gè)，可以輸入輸出，快速型的PLL4個(gè)，時(shí)鐘模塊可以配置成各種工作方式，以滿足不同的需要；5用戶FO口達(dá)到334個(gè)，可以滿足大部分的需要。712數(shù)字信號(hào)處理器TMS320VC5410數(shù)據(jù)總線】6位，地址總線20位，定點(diǎn)單周期執(zhí)行時(shí)間為10NS100MIPS，可用的數(shù)據(jù)空間為64K16BIT，可用的IO空間為64KX16BIT，可用的程序空間最大為1M16BIT。外部接口包括3個(gè)MCBSP串口，一個(gè)HPL8，一個(gè)內(nèi)部鎖相環(huán)，一個(gè)定時(shí)器。東南大學(xué)碩士學(xué)位論文第七章系統(tǒng)的實(shí)現(xiàn)713上變頻器ISL52171SL5217可編程上變頻器QPUC是個(gè)適用于QASKFMFDM調(diào)制，高質(zhì)量應(yīng)用的上變頻器。它內(nèi)部包括成形濾波器，插值濾波器，復(fù)調(diào)制，以及載波NCO。每個(gè)上變頻器能產(chǎn)生4路FDM信號(hào)。ISL5217支持矢量調(diào)制IS136，EDGE，IS95,TDSCDMA，CDMA一2000一LX一3X，WCDMA，UMTS和FM調(diào)鉗IAMPS，NMT,GSM。在矢量調(diào)制模式下，QPUC輸入16位的I,Q數(shù)據(jù)，輸出各種AM和PM調(diào)制數(shù)據(jù)。QPUC還有兩種FM調(diào)制模式。在FM的脈沖成形模式下，16位數(shù)據(jù)首先成形濾波，再進(jìn)行FM調(diào)制。這種模式適用于GMSK調(diào)制方式。在FM帶限模式下，16位數(shù)據(jù)直接進(jìn)行FM調(diào)制，輸出前經(jīng)過(guò)帶限濾波。這種模式適用于模擬FM和FSK調(diào)制方式。QPUC還有NCO驅(qū)動(dòng)插值濾波器，它可以完成整數(shù)倍插值。這使得鏡像頻率很容易處理。QPUC在最大輸出頻率104M上提供超過(guò)100DB的頻譜抑制能力，輸入頻率最大可達(dá)65M。QPUC包含一個(gè)主機(jī)接口，可以方便地配置以及輸入基帶信號(hào)。輸出數(shù)據(jù)位寬達(dá)20位，32位可編程N(yùn)C0，48位符號(hào)同步NCO。714IA轉(zhuǎn)換芯片A139777AD9777是一個(gè)16位高性能，含可編程248倍的插值濾波的DA芯片。它可以通過(guò)一個(gè)SPI口進(jìn)行配置，以競(jìng)成不同的功能。其中包括可選248倍的插值，數(shù)字調(diào)制且能抑制鏡像可編程的增益和L，O失調(diào)控制；可編程的內(nèi)部時(shí)鐘分頻二進(jìn)制原碼或補(bǔ)碼輸出；單端121或者雙端121模式。可編程248倍插值可以降低重建濾波器的要求，同時(shí)，增強(qiáng)IDA的通帶噪聲失真性能。獨(dú)立的通道增益和失調(diào)設(shè)置可以補(bǔ)償模擬調(diào)制的邊帶抑制誤差。6DB的增益調(diào)整可以控制DAC的輸出功率。AD9777可以完成數(shù)字調(diào)制和鏡像抑制。在這種模式下，AD9777輸入L和Q路復(fù)信號(hào)。產(chǎn)生一個(gè)正交IF信號(hào)和他的正交分量，將這個(gè)重建的正交中頻載波與模擬正交調(diào)制組合，就可以完成鏡像抑制的上交頻。在另一種直接LF模式下，可以把原始的基帶信號(hào)直接搬移到菜個(gè)中頻，鏡像頻譜同時(shí)存在。AD9777具有靈活的差分或單端時(shí)鐘接口，最高400M輸出帶寬。內(nèi)部有一個(gè)鎖相環(huán)可以產(chǎn)生所需的高頻時(shí)鐘。如果外部時(shí)鐘源質(zhì)量高它也可以關(guān)閉。雙端差分輸出電流可編程從2MA到20MA。整個(gè)器件功率在1，2W以內(nèi)。715AD轉(zhuǎn)換芯片AD9244AD9244是一個(gè)單端5V供電，14位，65M的AD芯片，由于內(nèi)部采用了流水線技術(shù)，它能保證在整個(gè)溫度范圍內(nèi)性能的穩(wěn)定性，它在65M時(shí)功率只有590ROW，時(shí)鐘采用差分時(shí)鐘，差分非線性誤差在06LSB。72系統(tǒng)實(shí)現(xiàn)框圖整個(gè)系統(tǒng)框圖大致如圖71東南大學(xué)碩士學(xué)位論文第七章系統(tǒng)的實(shí)現(xiàn)160M3速率圖71預(yù)失真系統(tǒng)框圖塞平臺(tái)的構(gòu)成DSP5410，完成4路短波SSB信號(hào)的調(diào)制功能，以后可以用TL的6000系列DSP取代，完成多路短波SSB信號(hào)的調(diào)制。DSP的調(diào)制信號(hào)輸出給上變頻器ISL5217，它完成將DSP輸出的數(shù)字信號(hào)變頻到更高頻率80M。FPGA收到80M的數(shù)字信號(hào)后，先濾除帶外噪聲，低通濾波器的通帶頻率為30M，阻帶頻率為80M，設(shè)計(jì)階數(shù)為32階，可以達(dá)到80DB的衰減，在濾波的同時(shí)可以完成2倍插值，這樣，在進(jìn)入查找表前，信號(hào)采樣率達(dá)到160M。160M的16比特信號(hào)就實(shí)時(shí)地從UJT中查出預(yù)失真值，并輸出。在輸入功率放大器以前，還需將數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)，這由AD9777完成在反饋回路中，AED244以60M3采樣反饋信號(hào)，并送入FPGA作比較。求出正弦波的最大最小值，DSP再通過(guò)與FPGA的接口讀入14比特的反饋數(shù)據(jù)，通過(guò)對(duì)發(fā)射正弦波的幅度與接收正弦波幅度的比較，我們可以得到功率放大器的非線性工作曲線，通過(guò)分析，DSP得出預(yù)失真值，并將它們寫入FPGA中的LUT表，這樣，測(cè)試階段結(jié)束了，此后，系統(tǒng)進(jìn)入正常工作狀態(tài)。系統(tǒng)中各種時(shí)鐘的產(chǎn)生高速系統(tǒng)中時(shí)鐘設(shè)計(jì)非常重要，因此我們主要利用FPGA內(nèi)部的鎖楣環(huán)產(chǎn)生，首先把40M外部時(shí)鐘倍頻到160M，再利用鎖相環(huán)產(chǎn)生各種時(shí)鐘不同頻率，不同相位，有輸出給ISL5217的80M時(shí)鐘，有輸出給AD9777的160M時(shí)鐘，還有輸出給AD9244的160M，3時(shí)鐘等等。整個(gè)系統(tǒng)的時(shí)鐘關(guān)系如圖72T60MEXTERNAL圖72系統(tǒng)硬件框圖東南大學(xué)碩士學(xué)位論文第七章系統(tǒng)的實(shí)現(xiàn)721插值濾波器現(xiàn)我們采用FPGASTRATIXII這款芯片的目的主要有兩個(gè)一個(gè)是做一個(gè)插值濾波器，使得采樣率達(dá)到我們需要的160M，這可阻通過(guò)一個(gè)2倍插值來(lái)實(shí)在設(shè)計(jì)濾波器是又有兩種方法1插值濾波器的多相結(jié)構(gòu)考慮一個(gè)16階的4倍插值低通濾波器，輸出可以表示為旦Y彬芝HNIIF面由于是零值內(nèi)插，僅有XO，X4，X8和X02非零。第一個(gè)濾波輸出YO僅取決于HOH4，H8和H】2。表3顯示了得到輸出需要的濾波器系數(shù)表3輸出采樣點(diǎn)與濾波器系數(shù)的關(guān)系輸出采樣點(diǎn)需要的濾波器系數(shù)多相濾波器的脈沖響應(yīng)Y0，Y4H0，H4，H8，H12竹YO，Y51HO，H5，H9，H13紅功Y2，Y6H2，H6，H1O，H14功YO，Y7H3，H7，LL11，H05瑪“可以完成4階，位寬18的FIR濾波。多路復(fù)用器可以在每個(gè)4倍時(shí)鐘周期可以通過(guò)內(nèi)部的鎖相環(huán)產(chǎn)生更新系數(shù)值，第一個(gè)4倍時(shí)鐘周期載入”，第二個(gè)4倍時(shí)鐘周期載入啊喲等等。表3可以看到系數(shù)載入的過(guò)程，輸出YN的時(shí)鐘周期為4倍輸入時(shí)鐘。表4各個(gè)時(shí)鐘周期的輸出4倍時(shí)鐘周期周期輸出操作OYOXHOXN一4|IZ4XN一8矗8XN一12H12輸出兒LMXN一1H1XH一55XN一9矗9X”一1313輸出M2Y2XN一2廳2XN一6自6X以一10矗10X行一1414輸出款3MXN3H3十XN一7玉7XN一11H11XN15H15輸出弘表5各時(shí)鐘周期需要的濾波器系數(shù)4倍時(shí)鐘周載入的濾波器系數(shù)相應(yīng)的RAMROM期1。5H0，H4，H8，HJ20，1，2，32，6H1H5H9，H】30，1，2，33，7H2H6，BOO，H140，1，2，34，8H3，H7，H11，H150，L，2，3由于FPGA內(nèi)部有完整的DSP模塊專用于FIP濾波，這可保證速度，精度上的要求，故我們把FPGA的內(nèi)部乘法器配置成如圖73東南大學(xué)碩士學(xué)位論文第七章系統(tǒng)的實(shí)現(xiàn)圖73FPGA內(nèi)部的DSP模塊配置圖在這種方案下，由于乘法器工作在高速率下，故對(duì)器件速度要求較高，對(duì)乘法器的數(shù)量要求降低，只有14。當(dāng)我們選擇2倍插值濾波時(shí)，其結(jié)構(gòu)如圖74圖742倍插值FPGA的內(nèi)部配置圖下面考慮另一種方案，就是用乘法器的數(shù)量換取速度上的降低，如圖75東南大學(xué)碩士學(xué)位論文第七章系統(tǒng)的實(shí)現(xiàn)BLTERPOLAILMULINQSMGLTLOWPISSFLLLEF搿一匝卜一目鑼H岍PB傭0INTAP。帥H”KL圖75插值濾波器多相結(jié)構(gòu)圖在這種方案中，乘法器運(yùn)行在低速率，只需在輸出端加一個(gè)多路選擇器即可。這種結(jié)構(gòu)缺點(diǎn)是增加了乘法器的個(gè)數(shù)，我們所用的器件完全能夠滿足。7。22LUT表另外利用大容量的存儲(chǔ)空間作IUT表，完成實(shí)時(shí)的查表輸出功能。如圖76圖76FPGA內(nèi)部LUT表結(jié)構(gòu)圖對(duì)于LUT表，由于要用DSP對(duì)其進(jìn)行讀寫，故在FPGA中，必須有一個(gè)模塊控制UJT，使得在DSP對(duì)其讀寫時(shí)交由DSP控制，而當(dāng)FPGA查表輸出時(shí)由FPGA控制。723跨時(shí)鐘域問(wèn)題的處理由于我們要用DSP的地址線數(shù)據(jù)線擴(kuò)展出控制線，故了解一下DSP的IO口也是必要的。如圖77和圖7837東南大學(xué)碩士學(xué)位論文第七章系統(tǒng)的實(shí)現(xiàn)“”UUUUU一KH_WL，I一二二二二二二二K卜T口KLNO辨球二二二二二二二L一一“二二聲上“3二二二二T二3一一圖77并行I0口寫時(shí)序C一、廠、廠、廠_廠一_一雌UT坩LONQ霄蘑N吁而二二方弋二W3圖78并行IO口讀時(shí)序由于DSP的接口是不帶時(shí)鐘的異步接口，我們?cè)谠O(shè)計(jì)FPGA控制部分時(shí)又只能用同步設(shè)計(jì)，跨時(shí)鐘域由于要把信息從一個(gè)時(shí)鐘域傳到另一個(gè)時(shí)鐘域，通常會(huì)帶來(lái)很多問(wèn)題，如建立保持時(shí)間沖突，穩(wěn)定條件，數(shù)據(jù)不可靠等等。對(duì)于這類跨時(shí)鐘域問(wèn)題的處理，通常有如下方法方法一首先我們看圖79東南大學(xué)碩士學(xué)位論文第七章系統(tǒng)的實(shí)現(xiàn)C圖79跨時(shí)鐘域問(wèn)題圖79中有兩個(gè)模塊，A和B。A模塊時(shí)鐘為CLOCKA，B模塊時(shí)鐘為CLOCKB，并且假設(shè)CLOCKA，CLOCKB頻率沒(méi)有任何關(guān)系，完全獨(dú)立。模塊A需要發(fā)一個(gè)選通信號(hào)STROBEAB以及數(shù)據(jù)DATAAB給B。作為應(yīng)答，B返回STROBEBA以及DATABA。A，B兩個(gè)模塊之間的信息傳輸必須完全可靠。要達(dá)到這個(gè)目的，就必須解決跨時(shí)鐘域的幾個(gè)問(wèn)題?？鐣r(shí)鐘域問(wèn)題類似于異步輸入問(wèn)題。既然不同時(shí)鐘沒(méi)有任何關(guān)系，從模塊A輸出給模塊B的輸入就是個(gè)冥步輸入，傳統(tǒng)的異步輸入同步的方法如圖710圖710對(duì)異步輸入同步圖7一LO中用了2個(gè)D觸發(fā)器，兩步完成同步一般來(lái)說(shuō)已經(jīng)足夠。這種交換信息的方法有一個(gè)缺點(diǎn)。如果STROBE信號(hào)是一個(gè)脈沖，并且脈沖寬度小于后面的模塊時(shí)鐘周期，后面的模塊可能會(huì)看不到。但是如果兩個(gè)模塊間的STROBE信號(hào)是電平而不是脈沖，就不存在這樣的問(wèn)題。然而，這種方法對(duì)于雙向握手需要4電平才能完成。翻轉(zhuǎn)方法是解決這閥題的有效方法，如圖7T1東南大學(xué)碩士學(xué)位論文第七章系統(tǒng)的實(shí)現(xiàn)模塊A模塊B圖711用翻轉(zhuǎn)信號(hào)解決跨時(shí)鐘域問(wèn)題在這種情況下，信號(hào)TOGGLEAB的翻轉(zhuǎn)表明數(shù)據(jù)DATAAB有效，這種翻轉(zhuǎn)可以是從低變?yōu)楦?，或者從高邊為低，意義完全一樣數(shù)據(jù)有效，如圖712T掣竺廠LJL、J傳輸一傳輸二圉712翻轉(zhuǎn)信號(hào)時(shí)序從圖712中可以看到一次完整傳輸包含兩個(gè)事件STROBE信號(hào)翻轉(zhuǎn)；在接受端STROBE信號(hào)必須同步，以保證數(shù)據(jù)總線上的數(shù)據(jù)在跨越任意時(shí)鐘域時(shí)可靠地接收。方法二沿讀寫如圖77，我們可以，用STROBE信號(hào)上升沿寫入數(shù)據(jù)同樣在STROBE信號(hào)的下降沿讀入數(shù)據(jù)，這種方法相當(dāng)于將STROBE信號(hào)作LUT表的讀寫時(shí)鐘，如果FPGA期間能同時(shí)在上升沿下降沿工作則完全沒(méi)有問(wèn)題，如果不能則用方法一。方法三電平讀寫不管兩個(gè)時(shí)鐘域如何異步，我將DSP的STROBE信號(hào)延時(shí)具體的延時(shí)時(shí)間要根據(jù)DSP的CPU速率，以及接13時(shí)序計(jì)算確定，用一個(gè)高速時(shí)鐘同步這兩個(gè)時(shí)鐘域，并且也后面LUT表的讀寫時(shí)鐘就用這個(gè)高速時(shí)鐘，讀寫使能用同步過(guò)的DSP的讀寫使能信號(hào)，這種方法在讀寫LUT時(shí)可能在一個(gè)讀寫周期內(nèi)對(duì)LUT進(jìn)行多次讀寫，但是不會(huì)破壞數(shù)據(jù)完整性與可靠性?？紤]到后面LUT表是同步內(nèi)存，且工作速率比較高，我們采用了方法三，經(jīng)過(guò)校驗(yàn)，數(shù)據(jù)讀寫完全可靠。采用這種方法設(shè)計(jì)的DSP與FPGA的通信協(xié)議如下。為了增加FPGA的靈活性，我們可以用DSP控制FPGA，使其完成不同的功能。設(shè)計(jì)目的東南大學(xué)碩士學(xué)位論文第七章系統(tǒng)的實(shí)現(xiàn)LDSP要能控制FPOA的內(nèi)部差值濾波器的使能；2DSP要能控制LUT表的控制權(quán)轉(zhuǎn)換3DSP要能控制讀寫AI模塊處理后的數(shù)據(jù)最大最小值；4方便以后的擴(kuò)展使用。圍713DSP與FPGA通信模塊示意圖整體的方案如圖713，即在FPGA中，F(xiàn)PGA的插值濾波器模塊，LUT模塊與DSP之間增加一個(gè)譯碼模塊，該模塊完成以上設(shè)定的功能。接口協(xié)議如下與DSP接口表6DSP與FPGA的地址映射DSP地址兩根地址線D15DO數(shù)據(jù)00控制寄存器地址01讀寫控制寄存器數(shù)據(jù)10LUT地址】1讀寫LUT數(shù)據(jù)控制寄存器定義4L東南大學(xué)碩士學(xué)位論文第七章系統(tǒng)的實(shí)現(xiàn)表7FPGA控制寄存器定義地址D2DLDO復(fù)位值0000H1插值濾波L全局軟復(fù)位，控制復(fù)位器復(fù)位寄存器恢復(fù)默認(rèn)值0001H0不插值0000H插值濾波器使能1插值2倍0002H0正常工作0000HLUT受控選擇1由DSP控制0003H0用給定系數(shù)0000H預(yù)失真系數(shù)選擇1從LUT讀出0004H清最大值L搜索最大值0000H功放輸出數(shù)據(jù)1有效O停止搜索0005H16位數(shù)據(jù)寄存器功放輸出正最大值0006H16位數(shù)據(jù)寄存器功放輸出負(fù)最大值O007H16位數(shù)據(jù)寄存器無(wú)符號(hào)數(shù)FFFFH對(duì)應(yīng)1FFFFH預(yù)失真系數(shù)DSP要配置FPGA的控制寄存器，首先往IO口1000H寫控制寄存器的地址選擇如上的8個(gè)控制寄存器可以擴(kuò)展，再將控制寄存器的值寫入IO口2000H；讀出控制寄存器的值過(guò)程同上。這里有幾個(gè)寄存器不太一樣，那就是三個(gè)數(shù)據(jù)寄存器0005H，0006H，0007H，他們的讀寫也被當(dāng)作控制寄存器來(lái)做。DSP要向LUT表寫數(shù)據(jù)方式也類似，首先往IO口5000H寫要寫入的LUT表的地址，再將要寫入地址的數(shù)據(jù)寫入IO口6000H。DSP要從LUT表讀數(shù)據(jù)類似。串口擴(kuò)展由于應(yīng)用的需要，我們需要兩個(gè)串口，這可以由CPLD很方便地完成。這占用了DSP的兩個(gè)IO空間3000H，4000H。724反饋回路為了獲得功率放大器的非線性特性，必須有一個(gè)反饋回路，它將功率放大器的射頻輸出通過(guò)接收天線耦合回來(lái)，這個(gè)信號(hào)應(yīng)當(dāng)是一個(gè)失真的正弦信號(hào)，將這個(gè)失真的正弦模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，求出數(shù)字信號(hào)的最大最小值，我們就得到了失真信號(hào)的幅度。反饋回路中的FPGA功能如圖71442東南大學(xué)碩士學(xué)位論文第七章系統(tǒng)的實(shí)現(xiàn)圖714FPGA中處理AD數(shù)據(jù)模塊功能圖AD9244是一個(gè)小于60M的14比特AD轉(zhuǎn)換器件，我們的時(shí)鐘頻率在160H“3，在FPGA內(nèi)部，有兩個(gè)數(shù)據(jù)寄存器，分別保存從AD器件輸出數(shù)據(jù)的最大最小值，當(dāng)FPGA內(nèi)部的控制寄存器控制復(fù)位時(shí)，這兩個(gè)寄存器復(fù)位，其中，最大值寄存器復(fù)位值9001H，最小值寄存器復(fù)位值7FFFH，在退出復(fù)位狀態(tài)，進(jìn)入搜索狀態(tài)后，每一個(gè)AD轉(zhuǎn)換的時(shí)鐘周期內(nèi)，比較模塊比較當(dāng)前輸入與兩個(gè)寄存器的值的大小，如果當(dāng)前輸入大于最大值寄存器，則將當(dāng)前輸入寫入最大值寄存器；同樣，如果當(dāng)前輸入小于最小值寄存器，則將當(dāng)前輸入寫入最小值寄存器。在搜索控制停止搜索后，比較模塊停止比較。兩個(gè)數(shù)據(jù)寄存器值不再更新，等待DSP讀取。726FPCA的配置STRATIXII系列器件的配置方法有5種，分別是FPPAS，S，PPA，JTAG；所有配置器件可以是外部控制器MAXII器件或者微控制器或者專用配置器件。針對(duì)我們的系統(tǒng)，涉及到的配置方法有PS，JTAG。在調(diào)試時(shí)，由于我們都是用的ALTERA公司的產(chǎn)品，CPLD和FPGA可以公用一個(gè)JTAG口，只要CPLD和FPGA連成如圖7，15所示即可。圖715下載電纜多器件J1AG配置方式說(shuō)明1上拉電阻的電源應(yīng)與下載電纜上的電源相連2引腳NCONFLG,MSEL301的配置要支持一種非JTAG配置，這樣才能采用非TAG在正常工作時(shí)配置STRATIXII；3引腳6在這里不連；4NCE引腳必須接地或者置低，JTAG配置才能成功5對(duì)于我們的應(yīng)用，只需將另一個(gè)STRATIX1L器件換成CPLD即可。在實(shí)際工作中，F(xiàn)PGA的配置通常通過(guò)外部器件完成，如圖716所示43一I東南大學(xué)碩士學(xué)位論文第七章系績(jī)的實(shí)現(xiàn)圖716外部主機(jī)單個(gè)器件的PS配置方式對(duì)于各種配置方法，采用可選的配置方法的硬件詳細(xì)連接如圖7177000DEWCE9H寸QIPDATA0西“KT7M日LPC8坤11日EC塒T月N曩J哪舯MT尊婚碑MMRN，千T予圉717用MAX配置FPGA的詳細(xì)連接囤考慮到如果用MAX11器件做控制器又會(huì)增加成本，而本實(shí)驗(yàn)中又會(huì)用到DSP，故可將控制部分由DSP完成，由于FPGA的配置文件比較大，所以可以考慮將與DSP的文件起存放。DSP在PS方式下配置要產(chǎn)生的時(shí)序如圖718東南大學(xué)碩士學(xué)位論文第七章系統(tǒng)的實(shí)現(xiàn)COBFODEOOCLK神”。_、?！?。一O1一啞。舾IIX斑珈頃叫一耕陸1而石一F幾“一X墮H也二二二、X她些J一”二二R一圖718FPGA在PS方式下的配置時(shí)序圖配置前FPGA處于RESET狀態(tài)，此時(shí)NCONFIG,NS羽IS為低，DSP在PS方式下配置步驟如下1產(chǎn)生配置初始化信號(hào)，將NCONFIG拉高2一旦FPGA檢測(cè)到NCONFIG被拉高，F(xiàn)PGASTRATIXII脫離RESET狀態(tài)，并釋放NSTATUS，此時(shí)，NSTATUS將被上拉電阻拉離。此后FPGASTRATIXII將可以在任意時(shí)刻接受配置數(shù)據(jù)；3從FLASH里讀入存放好的配置數(shù)據(jù)格式可以RBF,HEX，RRF，每次讀入16BIT的數(shù)據(jù)，并且按從高到低一BITBIT傳輸。4由于FPGASTRATIX玎在DCLK的上升沿鎖住數(shù)據(jù)，故DSP要在傳送數(shù)據(jù)的同時(shí)用一根數(shù)據(jù)線傳輸時(shí)鐘信號(hào)，我們的做法是用CPLD擴(kuò)展DSP的數(shù)據(jù)口，分別用兩根數(shù)據(jù)線作為DCLK線，DATA線。如圖719所示圖719DSP通過(guò)CPI_D給FPGA配置框圖這樣，配置數(shù)據(jù)首先通過(guò)DSP的程序空間從FLASH中讀出來(lái)，再通過(guò)DSP的IO口7000H就被源源不斷送入FPGASTRATIXLI，直到CONFDONE變?yōu)楦?。?dāng)FPGASTRATIXI】成功收到配置數(shù)據(jù)后，它將釋放CONFDONE，CONFDONE被上拉電阻拉高，此后FPGASTRATIXJL將進(jìn)入初始化狀態(tài)；初始化狀態(tài)用戶不必關(guān)心，只是在初始化完成以后，F(xiàn)PGASTRATIX11將INITDONE拉高，F(xiàn)PGASTRATIX11最后進(jìn)入用戶模式狀態(tài)，配置過(guò)程就結(jié)束了。以上討論的是配置數(shù)據(jù)已經(jīng)存放在FLASH中的情況，那么我們?cè)趺窗讯噙_(dá)500MBIT的數(shù)據(jù)寫入FLASH呢2如果數(shù)據(jù)文件不是很大，通常的做法是在DSP程序里定義一組數(shù)據(jù)，這樣DSP運(yùn)行后，把數(shù)據(jù)讀入內(nèi)存，再一個(gè)個(gè)寫入FLASH。對(duì)于5410來(lái)說(shuō)，內(nèi)存只有8K，不可能放得下這么大的數(shù)據(jù)。我們的辦法是用DSP擴(kuò)展的串口接收主機(jī)的數(shù)據(jù)。并把它寫入FLASH，寫完了再接收第二個(gè)數(shù)據(jù)，由于數(shù)據(jù)并不保存在DSP內(nèi)存中，就不存在內(nèi)存容量不夠的問(wèn)題了。結(jié)構(gòu)如圖720所示司I，。1R1I餐東南大學(xué)碩上學(xué)位論文第七