外文翻譯--AT89C51的介紹.doc

-1-AT89C51的介紹描述AT89C51是一個低電壓，高性能CMOS8位單片機帶有4K字節(jié)的可反復擦寫的程序存儲器（PENROM）。和128字節(jié)的存取數(shù)據(jù)存儲器（RAM），這種器件采用ATMEL公司的高密度、不容易丟失存儲技術(shù)生產(chǎn)，并且能夠與MCS-51系列的單片機兼容。片內(nèi)含有8位中央處理器和閃爍存儲單元，有較強的功能的AT89C51單片機能夠被應(yīng)用到控制領(lǐng)域中。功能特性AT89C51提供以下的功能標準：4K字節(jié)閃爍存儲器，128字節(jié)隨機存取數(shù)據(jù)存儲器，32個I/O口，2個16位定時/計數(shù)器，1個5向量兩級中斷結(jié)構(gòu)，1個串行通信口，片內(nèi)震蕩器和時鐘電路。另外，AT89C51還可以進行0HZ的靜態(tài)邏輯操作，并支持兩種軟件的節(jié)電模式。閑散方式停止中央處理器的工作，能夠允許隨機存取數(shù)據(jù)存儲器、定時/計數(shù)器、串行通信口及中斷系統(tǒng)繼續(xù)工作。掉電方式保存隨機存取數(shù)據(jù)存儲器中的內(nèi)容，但震蕩器停止工作并禁止其它所有部件的工作直到下一個復位。引腳描述VCC：電源電壓GND：地P0口：P0口是一組8位漏極開路雙向I/O口，即地址/數(shù)據(jù)總線復用口。作為輸出口時，每一個管腳都能夠驅(qū)動8個TTL電路。當“1”被寫入P0口時，每個管腳都能夠作為高阻抗輸入端。P0口還能夠在訪問外部數(shù)據(jù)存儲器或程序存儲器時，轉(zhuǎn)換地址和數(shù)據(jù)總線復用，并在這時激活內(nèi)部的上拉電阻。P0口在閃爍編程時，P0口接收指令，在程序校驗時，輸出指令，需要接電阻。P1口：-2-P1口一個帶內(nèi)部上拉電阻的8位雙向I/O口，P1的輸出緩沖級可驅(qū)動4個TTL電路。對端口寫“1”，通過內(nèi)部的電阻把端口拉到高電平，此時可作為輸入口。因為內(nèi)部有電阻，某個引腳被外部信號拉低時輸出一個電流。閃爍編程時和程序校驗時，P1口接收低8位地址。P2口：P2口是一個內(nèi)部帶有上拉電阻的8位雙向I/O口，P2的輸出緩沖級可驅(qū)動4個TTL電路。對端口寫“1”，通過內(nèi)部的電阻把端口拉到高電平，此時，可作為輸入口。因為內(nèi)部有電阻，某個引腳被外部信號拉低時會輸出一個電流。在訪問外部程序存儲器或16位地址的外部數(shù)據(jù)存儲器時，P2口送出高8位地址數(shù)據(jù)。在訪問8位地址的外部數(shù)據(jù)存儲器時，P2口線上的內(nèi)容在整個運行期間不變。閃爍編程或校驗時，P2口接收高位地址和其它控制信號。P3口：P3口是一組帶有內(nèi)部電阻的8位雙向I/O口，P3口輸出緩沖故可驅(qū)動4個TTL電路。對P3口寫如“1”時，它們被內(nèi)部電阻拉到高電平并可作為輸入端時，被外部拉低的P3口將用電阻輸出電流。P3口除了作為一般的I/O口外，更重要的用途是它的第二功能，如下表所示：端口引腳第二功能P3.0RXDP3.1TXDP3.2INT0P3.3INT1P3.4T0P3.5T1P3.6WRP3.7RDP3口還接收一些用于閃爍存儲器編程和程序校驗的控制信號。RST：-3-復位輸入。當震蕩器工作時，RET引腳出現(xiàn)兩個機器周期以上的高電平將使單片機復位。ALE/PROG：當訪問外部程序存儲器或數(shù)據(jù)存儲器時，ALE輸出脈沖用于鎖存地址的低8位字節(jié)。即使不訪問外部存儲器，ALE以時鐘震蕩頻率的1/16輸出固定的正脈沖信號，因此它可對輸出時鐘或用于定時目的。要注意的是：每當訪問外部數(shù)據(jù)存儲器時將跳過一個ALE脈沖時，閃爍存儲器編程時，這個引腳還用于輸入編程脈沖。如果必要，可對特殊寄存器區(qū)中的8EH單元的D0位置禁止ALE操作。這個位置后只有一條MOVX和MOVC指令ALE才會被應(yīng)用。此外，這個引腳會微弱拉高，單片機執(zhí)行外部程序時，應(yīng)設(shè)置ALE無效。PSEN：程序儲存允許輸出是外部程序存儲器的讀選通信號，當AT89C51由外部程序存儲器讀取指令時，每個機器周期兩次PSEN有效，即輸出兩個脈沖。在此期間，當訪問外部數(shù)據(jù)存儲器時，這兩次有效的PSEN信號不出現(xiàn)。EA/VPP：外部訪問允許。欲使中央處理器僅訪問外部程序存儲器，EA端必須保持低電平。需要注意的是：如果加密位LBI被編程，復位時內(nèi)部會鎖存EA端狀態(tài)。如EA端為高電平，CPU則執(zhí)行內(nèi)部程序存儲器中的指令。閃爍存儲器編程時，該引腳加上+12V的編程允許電壓VPP，當然這必須是該器件是使用12V編程電壓VPP。XTAL1：震蕩器反相放大器及內(nèi)部時鐘發(fā)生器的輸入端。XTAL2：震蕩器反相放大器的輸出端。時鐘震蕩器AT89C51中有一個用于構(gòu)成內(nèi)部震蕩器的高增益反相放大器，引腳XTAL1和XTAL2分別是該放大器的輸入端和輸出端。這個放大器與作為反饋元件的片外石英晶體或陶瓷諧振器一起構(gòu)成自然震蕩器。外接石英晶體及電容C1，C2接在放大器的反饋回路中構(gòu)成并聯(lián)震蕩電路。對外接電容C1，C2雖然沒有十分嚴格的要求，但電容容量的大小會輕微影響震蕩頻率的高低、震蕩器工作的穩(wěn)定性、起振的難易程序-4-及溫度穩(wěn)定性。如果使用石英晶體，我們推薦電容使用30PF10PF，而如果使用陶瓷振蕩器建議選擇40PF10PF。用戶也可以采用外部時鐘。采用外部時鐘的電路如圖示。這種情況下，外部時鐘脈沖接到XTAL1端，即內(nèi)部時鐘發(fā)生器的輸入端，XTAL2則懸空。由于外部時鐘信號是通過一個2分頻觸發(fā)器后作為內(nèi)部時鐘信號的，所以對外部時鐘信號的占空比沒有特殊要求，但最小高電平持續(xù)時間和最大的低電平持續(xù)時間應(yīng)符合產(chǎn)品技術(shù)條件的要求。內(nèi)部振蕩電路外部振蕩電路閑散節(jié)電模式AT89C51有兩種可用軟件編程的省電模式，它們是閑散模式和掉電工作模式。這兩種方式是控制專用寄存器PCON中的PD和IDL位來實現(xiàn)的。PD是掉電模式，當PD=1時，激活掉電工作模式，單片機進入掉電工作狀態(tài)。IDL是閑散等待方式，當IDL=1，激活閑散工作狀態(tài)，單片機進入睡眠狀態(tài)。如需要同時進入兩種工作模式，即PD和IDL同時為1，則先激活掉電模式。在閑散工作模式狀態(tài)，中央處理器CPU保持睡眠狀態(tài)，而所有片內(nèi)的外設(shè)仍保持激活狀態(tài)，這種方式由軟件產(chǎn)生。此時，片內(nèi)隨機存取數(shù)據(jù)存儲器和所有特殊功能寄存器的內(nèi)容保持不變。閑散模式可由任何允許的中斷請求或硬件復位終止。終止閑散工作