時序邏輯電路練習(xí)題

一、填空題1. 基本RS觸發(fā)器，當(dāng)、都接高電平時，該觸發(fā)器具有_ _功能。2D 觸發(fā)器的特性方程為 _ ；J-K 觸發(fā)器的特性方程為_。3T觸發(fā)器的特性方程為 。4僅具有“置0”、“置1”功能的觸發(fā)器叫 。5時鐘有效邊沿到來時，輸出狀態(tài)和輸入信號相同的觸發(fā)器叫_ _。6. 若D 觸發(fā)器的D 端連在Q端上，經(jīng)100 個脈沖作用后，其次態(tài)為0，則現(xiàn)態(tài)應(yīng)為 。7JK觸發(fā)器J與K相接作為一個輸入時相當(dāng)于 觸發(fā)器。8. 觸發(fā)器有 個穩(wěn)定狀態(tài)，它可以記錄 位二進(jìn)制碼，存儲8 位二進(jìn)制信息需要 個觸發(fā)器。9時序電路的次態(tài)輸出不僅與即時輸入有關(guān)，而且還與 有關(guān)。10. 時序邏輯電路一般由 和 兩部分組成的。11. 計數(shù)器按內(nèi)部各觸發(fā)器的動作步調(diào)，可分為_ _計數(shù)器和_ _計數(shù)器。12. 按進(jìn)位體制的不同，計數(shù)器可分為 計數(shù)器和 計數(shù)器兩類；按計數(shù)過程中數(shù)字增減趨勢的不同，計數(shù)器可分為 計數(shù)器、 計數(shù)器和 計數(shù)器。13要構(gòu)成五進(jìn)制計數(shù)器，至少需要 級觸發(fā)器。14設(shè)集成十進(jìn)制（默認(rèn)為8421碼）加法計數(shù)器的初態(tài)為Q4Q3Q2Q11001，則經(jīng)過5個CP脈沖以后計數(shù)器的狀態(tài)為 。15欲將某時鐘頻率為32MHz的CP變?yōu)?6MHz的CP，需要二進(jìn)制計數(shù)器 個。16. 在各種寄存器中，存放 N 位二進(jìn)制數(shù)碼需要 個觸發(fā)器。17. 有一個移位寄存器，高位在左，低位在右，欲將存放在該移位寄存器中的二進(jìn)制數(shù)乘上十進(jìn)制數(shù)4，則需將該移位寄存器中的數(shù) 移 位，需要 個移位脈沖。18某單穩(wěn)態(tài)觸發(fā)器在無外觸發(fā)信號時輸出為0態(tài)，在外加觸發(fā)信號時，輸出跳變?yōu)?態(tài)，因此其穩(wěn)態(tài)為 態(tài)，暫穩(wěn)態(tài)為 態(tài)。19單穩(wěn)態(tài)觸發(fā)器有_ _個穩(wěn)定狀態(tài)，多諧振蕩器有_ _個穩(wěn)定狀態(tài)。20單穩(wěn)態(tài)觸發(fā)器在外加觸發(fā)信號作用下能夠由 狀態(tài)翻轉(zhuǎn)到 狀態(tài)。21集成單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)維持時間取決于 。22. 多諧振蕩器的振蕩周期為T=tw1+tw2，其中tw1為正脈沖寬度，tw2為負(fù)脈沖寬度，則占空比應(yīng)為_ _。23施密特觸發(fā)器有_個閾值電壓，分別稱作 _ _ 和 _ _ 。24 觸發(fā)器能將緩慢變化的非矩形脈沖變換成邊沿陡峭的矩形脈沖。25施密特觸發(fā)器常用于波形的 與 。二、選擇題1. R-S型觸發(fā)器不具有( )功能。A. 保持 B. 翻轉(zhuǎn) C. 置1 D. 置02. 觸發(fā)器的空翻現(xiàn)象是指（）A.一個時鐘脈沖期間，觸發(fā)器沒有翻轉(zhuǎn)B.一個時鐘脈沖期間，觸發(fā)器只翻轉(zhuǎn)一次C.一個時鐘脈沖期間，觸發(fā)器發(fā)生多次翻轉(zhuǎn)D.每來2個時鐘脈沖，觸發(fā)器才翻轉(zhuǎn)一次3. 欲得到D觸發(fā)器的功能，以下諸圖中唯有圖（A）是正確的。4. 對于JK觸發(fā)器，若希望其狀態(tài)由0轉(zhuǎn)變?yōu)?，則所加激勵信號是( )A.JK=0XB.JK=X0C.JK=X1D.JK=1X5. 電路如圖所示，D觸發(fā)器初態(tài)為0，則輸出波形為( B )。6. 下列觸發(fā)器中不能用于移位寄存器的是()。A.D觸發(fā)器B.JK觸發(fā)器C.基本RS觸發(fā)器D.負(fù)邊沿觸發(fā)D觸發(fā)器7.下面4種觸發(fā)器中，抗干擾能力最強的是( )A.同步D觸發(fā)器 B.主從JK觸發(fā)器C.邊沿D觸發(fā)器 D.同步RS觸發(fā)器8. 為使觸發(fā)器可靠地翻轉(zhuǎn)，輸入信號必須先于時鐘信號有效，這段時間間隔稱為( )。A.延遲時間 B.保持時間C.建立時間 D.轉(zhuǎn)換時間9按各觸發(fā)器的CP所決定的狀態(tài)轉(zhuǎn)換區(qū)分，計數(shù)器可分為（）計數(shù)器。A加法、減法和可逆B同步和異步C二、十和M進(jìn)制10. 觸發(fā)器是一種 （ ）。A、單穩(wěn)態(tài)電路 B、雙穩(wěn)態(tài)電路 C、無穩(wěn)態(tài)電路11.至少( )片74197（集成4位二進(jìn)制計數(shù)器）可以構(gòu)成M=1212的計數(shù)。A. 12 B. 11 C. 3 D. 212555定時器組成的多諧振蕩器屬于（ ）電路。A單穩(wěn)B雙穩(wěn)C無穩(wěn)13能起到定時作用的電路是（）A施密特觸發(fā)器B雙穩(wěn)態(tài)觸發(fā)器C多諧振蕩器D單穩(wěn)態(tài)觸發(fā)器14模為64的二進(jìn)制計數(shù)器，它有（）位觸發(fā)器構(gòu)成。A.64B.6C.8D.3215555定時器電源電壓為VCC，構(gòu)成施密特觸發(fā)器其回差電壓為( )A. VCCB.VCCC.VCCD. VCC16.下列時序電路的狀態(tài)圖中，具有自啟動功能的是( B )17.多諧振蕩器與單穩(wěn)態(tài)觸發(fā)器的區(qū)別之一是( )A.前者有2個穩(wěn)態(tài)，后者只有1個穩(wěn)態(tài)B.前者沒有穩(wěn)態(tài)，后者有2個穩(wěn)態(tài)C.前者沒有穩(wěn)態(tài)，后者只有1個穩(wěn)態(tài)D.兩者均只有1個穩(wěn)態(tài)，但后者的穩(wěn)態(tài)需要一定的外界信號維持18.555構(gòu)成的單穩(wěn)態(tài)觸發(fā)器的觸發(fā)脈沖寬度ti與暫穩(wěn)態(tài)維持時間tw之間應(yīng)滿足()。A. titwD. 沒有關(guān)系19在以下各種電路中，屬于時序電路的有（）。AROM B編碼器C寄存器 D數(shù)據(jù)選擇器三、判斷題1. 一個5位的二進(jìn)制加法計數(shù)器，由00000狀態(tài)開始，經(jīng)過169個輸入脈沖后，此計數(shù)器的狀態(tài)為01001。2. 即使電源關(guān)閉，移位寄存器中的內(nèi)容也可以保持下去。3. 所有的觸發(fā)器都能用來構(gòu)成計數(shù)器和移位寄存器。4. 移位寄存器74LS194可串行輸入并行輸出，但不能串行輸入串行輸出。5. 二進(jìn)制計數(shù)器既可實現(xiàn)計數(shù)也可用于分頻。6. 同步計數(shù)器的計數(shù)速度比異步計數(shù)器快。7. 同步計數(shù)器與異步計數(shù)器的主要區(qū)別在于它們內(nèi)部的觸發(fā)器是否同時發(fā)生翻轉(zhuǎn)。8. 由N個觸發(fā)器構(gòu)成的計數(shù)器，其最大的計數(shù)范圍是N2。9. 在計數(shù)器電路中，同步置零與異步置零的區(qū)別在于置零信號有效時，同步置零還需要等到時鐘信號到達(dá)時才能將觸發(fā)器置零，而異步置零不受時鐘的控制。10. 計數(shù)器的異步清零端或置數(shù)端在計數(shù)器正常計數(shù)時應(yīng)置為無效狀態(tài)。11. 時序電路通常包含組合電路和存儲電路兩個組成部分，其中組合電路必不可少。12. 任何一個時序電路，可能沒有輸入變量，也可能沒有組合電路，但一定包含存儲電路。13. 自啟動功能是任何一個時序電路都具有的。14. 一組4位二進(jìn)制數(shù)要串行輸入移位寄存器，時鐘脈沖頻率為1kHZ，則經(jīng)過4ms可轉(zhuǎn)換為4位并行數(shù)據(jù)輸出。15. 若4位二進(jìn)制減量計數(shù)器的初始狀態(tài)為1000，則經(jīng)過100個CP脈沖作用之后的狀態(tài)為0100。16. 當(dāng)用異步清零端來構(gòu)成M進(jìn)制計數(shù)器時，一定要借助一個過渡狀態(tài)M來實現(xiàn)反饋清零。17. 當(dāng)用同步清零端來構(gòu)成M進(jìn)制計數(shù)器時，不需要借助過渡狀態(tài)就可以實現(xiàn)反饋清零。18. 若用置數(shù)法來構(gòu)成任意N進(jìn)制計數(shù)器，則在狀態(tài)循環(huán)過程中一定包含一個過渡狀態(tài)，該狀態(tài)同樣不屬于穩(wěn)定循環(huán)狀態(tài)的范圍。19. 無論是用置零法還是用置數(shù)法來構(gòu)成任意N進(jìn)制計數(shù)器時，只要是置零或置數(shù)控制端是異步的，則在狀態(tài)循環(huán)過程中一定包含一個過渡狀態(tài)；只要是同步的，則不需要過渡狀態(tài)。四、分析設(shè)計題1、分析下圖所示時序電路的邏輯功能。要求：（1）寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程； （2）畫出電路的狀態(tài)轉(zhuǎn)換圖，并說明電路能否自啟動。2、JK觸發(fā)器及CP、J、K、的波形分別如圖37（a）、（b）所示，試畫出Q端的波形。（設(shè)Q的初態(tài)為“0”）3、D觸發(fā)器及輸入信號D、的波形分別如圖38（a）、（b）所示，試畫出Q端的波形。（設(shè)Q的初態(tài)為“0”）4、設(shè)下圖中各觸發(fā)器的初始狀態(tài)皆為Q=0，試求出在CP信號連續(xù)作用下各觸發(fā)器的次態(tài)方程。5、分析下圖中的計數(shù)器電路，說明這是多少進(jìn)制的計數(shù)器。十進(jìn)制計數(shù)器74160的功能表如表43所示。6、分析下圖中的計數(shù)器電路，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明這是多少進(jìn)制的計數(shù)器。十六進(jìn)制計數(shù)器74161的功能表如表44所示。7、下圖是由兩片同步十進(jìn)制可逆計數(shù)器74LS192構(gòu)成的電路，74LS192的真值表如附表1.2.1所示。求：1、指出該電路是幾進(jìn)制計數(shù)器； 2、列出電路狀態(tài)轉(zhuǎn)換表的最后一組有效狀態(tài)。8、試分析下圖中所示電路，說明它是幾進(jìn)制計數(shù)器。1、解：（1）驅(qū)動方程：， 狀態(tài)方程：， 輸出方程： （2）狀態(tài)轉(zhuǎn)換圖如附圖1.6.10所示。電路能夠自啟動。2、解：Q端的波形如下圖所示：3、解：Q端的波形如圖381