《可編程邏輯器件》教學(xué)大綱.docVIP

可編程邏輯器件教學(xué)大綱Programable Logic Devices 課程代碼： 總學(xué)時（理論+實踐）：22+20 學(xué) 分： 2 課程性質(zhì)： 專業(yè)課 課程類別： 考 查 先修課程： 數(shù)字電路 面向?qū)I(yè)： 微電子學(xué)專業(yè) 開課單位： 光電學(xué)院 執(zhí) 筆： 董艷燕 審 校： 孫一翎 一、課程的地位與任務(wù)可編程邏輯器件是微電子學(xué)專業(yè)的一門重要的專業(yè)基礎(chǔ)選修課，又是一門發(fā)展迅速、工程性強、須緊密結(jié)合技術(shù)發(fā)展前沿的現(xiàn)代電子設(shè)計技術(shù)課程。它主要是介紹現(xiàn)代數(shù)字集成電路的設(shè)計方法即EDA技術(shù)。課程在專業(yè)培養(yǎng)目標(biāo)中起著具有承上啟下的橋梁作用，通過本課程的學(xué)習(xí)可以激發(fā)學(xué)生學(xué)習(xí)先進的電子電路設(shè)計技術(shù)的興趣，培養(yǎng)學(xué)生主動探索、努力進取、團結(jié)協(xié)作的精神。課程的具體目標(biāo)是通過本課程及其它相關(guān)課程的學(xué)習(xí)，使學(xué)生能夠掌握常用的MAX+plus、QuartusII 和ispEXPERT等EDA開發(fā)軟件，及時將學(xué)科的最新成果引入教學(xué)中，將HDL硬件描述語言編程方法和FPGA的開發(fā)技術(shù)及符合工程規(guī)范的系統(tǒng)設(shè)計技術(shù)有機地融合在一起，強調(diào)理論和實際的聯(lián)系，培養(yǎng)學(xué)生的創(chuàng)新能力和實驗動手能力。二、課程主要內(nèi)容與基本要求第1章 緒論 了解自底向下的傳統(tǒng)數(shù)字系統(tǒng)設(shè)計方法；熟悉基于CPLD/FPGA現(xiàn)代數(shù)字系統(tǒng)設(shè)計流程。 第2章 可編程邏輯器件了解可編程邏輯器件的發(fā)展歷程，基本結(jié)構(gòu)與分類；掌握兩類可編程邏輯器件即復(fù)雜可編程邏輯器件CPLD與現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)以及發(fā)展趨勢；熟悉Altera公司 的CYCLONEII系列器件的主要特點及性能。第3章 VHDL硬件描述語言 熟練掌握VHDL程序的基本結(jié)構(gòu)。包括實體和結(jié)構(gòu)體的語法結(jié)構(gòu)，庫的概念和的使用以及元件的配置和程序包的使用；掌握標(biāo)識符、對象、數(shù)據(jù)類型、類型轉(zhuǎn)換、詞法單元和運算操作符等各種常用的詞法基礎(chǔ)單元；熟練掌握賦值語句、條件語句和選擇語句，掌握循環(huán)語句、等待語句、子程序調(diào)用語句等順序語句；各種順序語句在程序設(shè)計中的靈活應(yīng)用；熟練掌握信號賦值、變量賦值和多輸入條件，單輸出語句、單輸入條件，單輸出語句、進程語句等并行語句的應(yīng)用；各種并行語句在程序設(shè)計中的靈活應(yīng)用；掌握并行語句和順序語句的區(qū)別和聯(lián)系；掌握組合邏輯電路和時序邏輯電路的設(shè)計；熟練掌握仿真以及綜合的概念，延時模型；了解使用VHDL設(shè)計有限狀態(tài)機一般性程序結(jié)構(gòu)以及狀態(tài)機的實用程序設(shè)計、狀態(tài)編碼方法和非法狀態(tài)排除技術(shù)。第4章MAX+plus設(shè)計系統(tǒng)掌握MAX+plus軟件使用,包括設(shè)計輸入、綜合、適配、仿真測試和編程下載等方法。三、課程教學(xué)學(xué)時安排教學(xué)內(nèi)容教學(xué)時數(shù)第一章 緒論 2學(xué)時第二章 可編程邏輯器件4學(xué)時第三章 VHDL硬件描述語言30學(xué)時第四章 MAX+PLUS設(shè)計系統(tǒng)4學(xué)時復(fù)習(xí)、答疑2學(xué)時共計學(xué)時42學(xué)時四、實踐環(huán)節(jié)及基本要求序號實驗項目學(xué)時基本要求實驗性質(zhì)實驗類別1簡單組合電路設(shè)計3學(xué)習(xí)簡單邏輯電路設(shè)計驗證必做2時序邏輯電路設(shè)計3掌握時序邏輯電路設(shè)計驗證必做37段LED譯碼顯示電路設(shè)計3實現(xiàn)7段數(shù)字和字母顯示驗證必做48位加法器3實現(xiàn)8位數(shù)的相加和顯示驗證必做5鎖相環(huán)PLL實驗3實現(xiàn)PLL的倍頻、分頻驗證必做6秒表設(shè)計3實現(xiàn)競賽用的秒表功能驗證必做7正弦信號發(fā)生器的設(shè)計2實現(xiàn)正弦信號綜合必做8電子琴樂器演奏電路設(shè)計3用蜂鳴器演奏一段音樂綜合選做五、考核方法及成績評定1、考核類別：考試2、考核形式：閉卷3、成績評定：百分制，其中：期末成績60%，平時成績10%，實驗成績30%六、推薦教材與主要參考書1、使用教材：（1）可編程邏輯器件與VHDL語言 程云長編著，科學(xué)出版社，2005（2）可編程邏輯器件PLD實驗講義董艷燕、孫一翎、陳亮 編著，中國計量學(xué)院，20082、主要參考