嵌入式CISC模型機設(shè)計

1 目錄 1 課程設(shè)計題目 1 2 嵌入式 CISC 模型機數(shù)據(jù)通路框圖 1 3 操作控制器的邏輯框圖 1 4 模型機的指令系統(tǒng)和所有指令的指令格式 2 5 所有機器指令的微程序流程圖或 CPU 操作流程圖 3 6 操作控制器單元 4 7 嵌入式 CISC 模型計算機的頂層電路圖 6 8 匯編語言源程序 6 9 機器語言源程序 7 10 機器語言程序的功能仿真波形圖及結(jié)果分析 8 11 進行時序仿真是芯片的引腳分配 8 12 故障現(xiàn)象和故障分析 8 13 軟件清單 含各個部件的 VHDL 源程序 VHD 或圖形描述文件 gfd 8 13 1 ALU 單元 8 13 2 狀態(tài)條件寄存器單元 11 13 3 暫存寄存器單元 12 13 4 3 選 1 數(shù)據(jù)選擇器 13 13 5 5 選 1 數(shù)據(jù)選擇器 14 13 6 程序計數(shù)器單元 15 13 7 地址寄存器單元 17 13 8 主存儲器單元 17 13 9 指令寄存器單元 18 13 10 時序產(chǎn)生器單元 19 精品文檔 2歡迎下載2歡迎下載 13 11 微程序控制器單元 20 13 11 1 地址轉(zhuǎn)移邏輯電路 21 13 11 2 微地址寄存器 23 13 11 3 微地址轉(zhuǎn)換器 25 13 11 4 控制存儲器 26 13 11 5 微指令寄存器 28 13 11 6 微地址轉(zhuǎn)換器 30 13 11 7 指令代碼轉(zhuǎn)換器 31 1 1 課程設(shè)計題目 設(shè)計一臺嵌入式 CISC 模型計算機 采用定長 CPU 周期 聯(lián)合控制方法 并完成一定功 能的機器語言源程序進行驗證 機器語言源程序功能如下 輸入 5 個有符號整數(shù) 8 位二進制補碼表示 求所有正數(shù)的平方和并輸出顯示 2 嵌入式 CISC 模型機數(shù)據(jù)通路框圖 模型機由 CISC 微處理器 地址寄存器 AR ROM 存儲器組成 微處理器有算數(shù)邏輯單元 ALU 狀態(tài)條件寄存器 累加器 AC 數(shù)據(jù)暫存器 R 通用寄存器 R0 R3 程序計數(shù)器 PC 指 令寄存器 IR 操作控制器和時序產(chǎn)生器組成 模型機數(shù)據(jù)通路如圖 2 1 所示 圖 2 1 模型機數(shù)據(jù)通路框圖 說明 外部時鐘信號上邊沿有效 3 操作控制器的邏輯框圖 微程序控制器主要由控制存儲器 微指令寄存器和地址轉(zhuǎn)移邏輯電路三大部分組成 其中微指令寄存器分為微地址寄存器和微命令寄存器兩部分 微程序控制器在 T4 內(nèi)形成微 指令的微地址 并訪問控制存儲器 在 T2 的上邊沿到來時 將讀出的微指令打入微指令寄 存器 即圖中的微命令寄存器和微地址寄存器 微程序控制器組成原理框圖如下圖 3 1 所 示 精品文檔 2歡迎下載2歡迎下載 圖 3 1 微程序控制器組成原理框圖 4 模型機的指令系統(tǒng)和所有指令的指令格式 為了完成求和功能 系統(tǒng)設(shè)計了 9 條指令 IN 輸入指令 MOV 將一個數(shù)送入寄存 器 CMP 完成比較功能 JB 小于等于跳轉(zhuǎn) ADD 兩數(shù)相加 DEC 自減 1 JMP 無條件跳轉(zhuǎn) MUL 兩數(shù)相乘 OUT 輸出 助記符號指令格式功 能 IN Rd 1 0 0 0 Rd 將數(shù)據(jù)存到 Rd 寄存器 OUT Rs1 1 1 1Rs Rs LED ADD Rs Rd1 1 0 0 Rd Rs Rd Rd CMP Rs Rd1 0 1 0RsRd Rs Rd 鎖存 CY 和 ZI DEC Rd1 1 0 1 Rd Rd 1 Rd MOV Rd data1 0 0 1 Rd data data Rd 精品文檔 3歡迎下載3歡迎下載 JMP addr1 1 1 0 addr addr PC JB addr1 0 1 1 addr 若小于 則 addr PC MUL Rs Rd0001RsRd Rs Rd Rd 說明 對 Rs 和 Rd 的規(guī)定 Rs 或 Rd選定的寄存器 0 0R0 0 1R1 1 0R2 1 1R3 模型機規(guī)定數(shù)據(jù)的表示采用定點整數(shù)補碼表示 單字長為 8 位 其格式如下 76 5 4 3 2 1 0 符號位尾數(shù) 5 所有機器指令的微程序流程圖或 CPU 操作流程圖 微程序控制器的設(shè)計過程如下 1 根據(jù)指令格式和指令系統(tǒng)設(shè)計所有機器指令的微程序流程圖 并確定每條微指令 的微地址和后繼微地址 2 設(shè)計微指令格式和微指令代碼表 3 設(shè)計地址轉(zhuǎn)移邏輯電路 4 設(shè)計微程序控制器中的其它邏輯單元電路 包括微地址寄存器 微命令寄存器和 控制存儲器 精品文檔 4歡迎下載4歡迎下載 5 設(shè)計微程序控制器的頂層電路 由多個模塊組成 6 操作控制器單元 1 設(shè)計微指令格式和微指令代碼表 CISC 模型機系統(tǒng)使用的微指令采用全水平型微指令 字長為 25 位 其中微命令字段 為 17 位 P 字段為 2 位 后繼微地址為 6 位 其格式如下 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 LOAD LDPC LDAR LDIR LDRi RD B RS B S1 S0 ALU B LDAC LDDR WR CS SW B LED B LDFR P1 P2 后繼微地址 由微指令格式和微程序流程圖編寫的微指令代碼表如下所示 在微指令的代碼表中微 命令字段從左邊到右代表的微命令信號依次為 LOAD LDPC LDAR LDIR LDRi RD B RS B S1 S0 ALU B LDAC LDDR WR CS SW B LED B LDFR 微命令字段微命令字段 微地址微地址 LOADLOADLDPCLDPCLDARLDARLDIRLDIRLDRiLDRiRD BRD BRS BRS BS1S1S0S0ALU BALU BLDACLDACLDDRLDDRWRWRCSCSSW BSW BLED BLED BLDFRLDFR P1P1P1P1 后繼位地址后繼位地址 0000001110011001001111000000010 0000011000010001101111000010101 0000101001011001001011010001000 0000111000111001001011000000000 0001001000001001011111000000101 0001011000011011001111100000000 0001101000001001011111000000111 0001111000111000001111000000000 0010001000111001001101000000000 精品文檔 5歡迎下載5歡迎下載 0010011110011001001111000000011 0010101000010001101111000000100 0010111110011001001111001100000 0011001000010001101111000000110 0011011000001001101111000010010 0011101110011001001111000010012 0011111000010001000110000000000 0100101000111100001111000000000 0100110100011001001011000000000 0101011000001001011111000010110 0101101000111110001111000000000 1000000100011001001011000000000 1100001000011001001111000000000 2 設(shè)計地址轉(zhuǎn)移邏輯電路 地址轉(zhuǎn)移邏輯電路是根據(jù)微程序流程圖 3 2 中的棱形框部分及多個分支微地址 利用 微地址寄存器的異步置 1 端 實現(xiàn)微地址的多路轉(zhuǎn)移 由于微地址寄存器中的觸發(fā)器異步置 1 端低電平有效 與 A4 A0 對應(yīng)的異步置 1 控制信號 SE5 SE1 的邏輯表達式為 SE5 FC FZ P 2 T4 SE4 I7 P 1 T4 SE3 I6 P 1 T4 SE2 I5 P 1 T4 精品文檔 6歡迎下載6歡迎下載 SE1 I4 P 1 T4 7 嵌入式 CISC 模型計算機的頂層電路圖 在 MAX plus 下設(shè)計的 CISC 模型機的頂層電路圖如下圖 7 1 所示 圖 7 1 嵌入式 CISC 模型計算機的頂層電路圖 8 匯編語言源程序 MOV R1 0 R1 置為 0 保存累加結(jié)果 MOV R2 0 R2 置為 0 判輸入數(shù)據(jù)正負性 計輸入數(shù)據(jù)的次數(shù) MOV R3 5 R3 置為 5 計輸入次數(shù) L1 IN R0 外部輸入數(shù)據(jù)存到 R0 DEC R3 R3 減 1 CMP R2 R0 比較 R2 和 R0 的大小 JB L2 若 R2 小于 R0 則跳轉(zhuǎn) L2 精品文檔 7歡迎下載7歡迎下載 CMP R2 R3 判斷次數(shù) 若不到 5 次返回 L1 JB L1 跳轉(zhuǎn)到 L1 JMP L3 若次數(shù)達到 5 次 跳轉(zhuǎn)到 L3 輸出結(jié)果 程序結(jié)束 L2 MUL R0 R0 R0 大于 0 做平方運算 存到 R0 中 ADD R0 R1 R1 用來存累加結(jié)果的 故將 R0 中的平方和 R1 的值相加 CMP R2 R3 判斷次數(shù) 若不到 5 次返回 L1 JB L1 跳轉(zhuǎn)到 L1 L3 OUT R1 將正數(shù)的平方和輸出 9 機器語言源程序 根據(jù)設(shè)計的指令格式 將匯編語言源程序手工轉(zhuǎn)換成機器語言源程序 并將其設(shè)計到 模型機中的 ROM 中去 與匯編語言源程序?qū)?yīng)的機器語言源程序如下 助記符 地址 十六進制 機器代碼 功能 MOV1 R0 0 00 10010001 00H R0 01 00000000 MOV1 R1 0 02 10010010 00H R1 03 00000000 MOV1 R2 5 04 10010011 05H R2 05 00000101 L1 IN R0 06 10000000 SW R0 DEC R3 07 11010011 R0 1 R3 CMP R2 R0 08 10101000 R2 R0 JB L2 09 10110000 若小于 L2 PC 精品文檔 8歡迎下載8歡迎下載 0A 00010000 CMP R2 R3 0B 10101011 R2 R3 JB L1 0C 10110000 L1 PC OD 00000110 JMP L3 0E 11100000 L3 PC 0F 00010101 L2 MUL R0 R0 10 00010000 R0 R0 R0 ADD R0 R1 11 11000001 R0 R1 R1 CMP R2 R3 12 10101011 R2 R3 JB L1 13 10110000 L1 PC 14 00000110 L3 OUT R1 15 11110100 R1 LED 10 機器語言程序的功能仿真波形圖及結(jié)果分析 結(jié)果分析 輸入的整數(shù)依次為 01H FFH 01H 02H FFH 結(jié)果輸出 06H 計算結(jié)果與事實相符 程序正確執(zhí)行 11 進行時序仿真是芯片的引腳分配 在進行仿真時主要的引腳分配為 精品文檔 9歡迎下載9歡迎下載 PCARIRCROMR0R1R2R3MUX1MUX2ALUPSWROM 2623225151617182830231 12 故障現(xiàn)象和故障分析 1 CMP 指令一開始設(shè)為 CMP R0 R2 導(dǎo)致結(jié)果出錯 原來 JB 指令是小于等于的時候跳 轉(zhuǎn) 所以導(dǎo)致結(jié)果取反 之后將 CMP 指令改為 CMP R2 R0 結(jié)果程序正確 2 微程序控制器中采用全水平微指令 在設(shè)計 AC DR Rd 指令時忘記設(shè)計 S0 S1 為 1 1 即控制為乘法時 變成了加法 導(dǎo)致結(jié)果出錯 在仿真時發(fā)現(xiàn)結(jié)果不對 算的是加法 然后通過修改為乘法 結(jié)果正確 13 軟件清單 含各個部件的 VHDL 源程序 VHD 或圖形描述文件 gfd 13 1 ALU 單元 LIBRARY IEEE USE IEEE STD LOGIC 1164 ALL USE IEEE STD LOGIC ARITH ALL USE IEEE STD LOGIC SIGNED ALL 有符號型 ENTITY ALU IS PORT A IN STD LOGIC VECTOR 7 DOWNTO 0 精品文檔 10歡迎下載10歡迎下載 B IN STD LOGIC VECTOR 7 DOWNTO 0 S1 S0 IN STD LOGIC BCDOUT OUT STD LOGIC VECTOR 7 DOWNTO 0 CY ZI OUT STD LOGIC END ALU ARCHITECTURE A OF ALU IS SIGNAL AA BB TEMP STD LOGIC VECTOR 8 DOWNTO 0 BEGIN PROCESS S1 S0 BEGIN IF S1 0 AND S0 0 THEN 加法 AA 0 BB 0 TEMP AA BB BCDOUT TEMP 7 DOWNTO 0 CY TEMP 8 IF TEMP 100000000 OR TEMP 000000000 THEN ZI 1 ELSE ZI 0 精品文檔 11歡迎下載11歡迎下載 END IF ELSIF S1 0 AND S0 1 THEN 減法 BCDOUT A B IF A B THEN CY 1 ZI 0 ELSIF A B THEN Y 0 ZI 1 ELSE CY 0 ZI 0 END IF ELSIF S1 1 AND S0 1 THEN 乘法 AA 0 BB 0 TEMP AA BB BCDOUT TEMP 7 DOWNTO 0 CY TEMP 8 IF TEMP 100000000 OR TEMP 000000000 THEN ZI 1 精品文檔 12歡迎下載12歡迎下載 ELSE ZI 0 END IF ELSIF S1 1 AND S0 0 THEN 自減 1 AA 0 TEMP AA 1 BCDOUT TEMP 7 DOWNTO 0 CY TEMP 8 IF TEMP 100000000 OR TEMP 000000000 THEN ZI 1 ELSE ZI 0 END IF ELSE BCDOUT 00000000 CY 0 ZI 0 END IF END PROCESS END A 精品文檔 13歡迎下載13歡迎下載 13 2 狀態(tài)條件寄存器單元 LIBRARY IEEE USE IEEE STD LOGIC 1164 ALL ENTITY LS74 IS PORT LDFR IN STD LOGIC CY ZI IN STD LOGIC FC FZ OUT STD LOGIC END LS74 狀態(tài)寄存器 ARCHITECTURE A OF LS74 IS BEGIN PROCESS LDFR BEGIN IF LDFR EVENT AND LDFR 1 THEN FC CY 精品文檔 14歡迎下載14歡迎下載 FZ ZI END IF END PROCESS END A 13 3 暫存寄存器單元 LIBRARY IEEE USE IEEE STD LOGIC 1164 ALL ENTITY LS273 IS PORT D IN STD LOGIC VECTOR 7 DOWNTO 0 CLK IN STD LOGIC O OUT STD LOGIC VECTOR 7 DOWNTO 0 END LS273 通用寄存器 ARCHITECTURE A OF LS273 IS BEGIN PROCESS CLK 精品文檔 15歡迎下載15歡迎下載 BEGIN IF CLK EVENT AND CLK 1 THEN O D END IF END PROCESS END A 13 4 3 選 1 數(shù)據(jù)選擇器 LIBRARY IEEE USE IEEE STD LOGIC 1164 ALL ENTITY MUX3 IS PORT ID IN STD LOGIC VECTOR 7 DOWNTO 0 SW B CS IN STD LOGIC N1 N2 IN STD LOGIC VECTOR 7 DOWNTO 0 EW OUT STD LOGIC VECTOR 7 DOWNTO 0 精品文檔 16歡迎下載16歡迎下載 END MUX3 3 選 1 數(shù)據(jù)選擇器單元 ARCHITECTURE A OF MUX3 IS BEGIN PROCESS SW B CS BEGIN IF SW B 0 THEN EW ID 從輸入設(shè)備輸入數(shù)據(jù) ELSIF CS 0 THEN EW N2 將 ROM 中讀出的指令代碼送入內(nèi)部數(shù)據(jù)通路 ELSE EW N1 將 5 選 1 多路選擇器的輸出送入內(nèi)部數(shù)據(jù)通路 END IF END PROCESS END A 精品文檔 17歡迎下載17歡迎下載 13 5 5 選 1 數(shù)據(jù)選擇器 LIBRARY IEEE USE IEEE STD LOGIC 1164 ALL ENTITY MUX5 IS PORT C D E F G IN STD LOGIC X1 X2 X3 X4 x5 IN STD LOGIC VECTOR 7 DOWNTO 0 W out STD LOGIC VECTOR 7 DOWNTO 0 END MUX5 5 選 1 數(shù)據(jù)選擇器單元 ARCHITECTURE A OF MUX5 IS 精品文檔 18歡迎下載18歡迎下載 SIGNAL SEL STD LOGIC VECTOR 4 DOWNTO 0 BEGIN SEL G PROCESS SEL BEGIN IF SEL 11110 THEN 輸出 R0 的內(nèi)容 W X1 ELSIF SEL 11101 THEN 輸出 R1 的內(nèi)容 W X2 ELSIF SEL 11011 THEN 輸出 R2 的內(nèi)容 W X3 ELSIF SEL 10111 THEN 輸出 R3 的內(nèi)容 W X4 ELSIF SEL 01111 THEN 輸出 ALU 的內(nèi)容 W X5 ELSE null END IF END PROCESS END A 精品文檔 19歡迎下載19歡迎下載 13 6 程序計數(shù)器單元 LIBRARY IEEE USE IEEE STD LOGIC 1164 ALL USE IEEE STD LOGIC ARITH ALL USE IEEE STD LOGIC UNSIGNED ALL ENTITY PC IS PORT LOAD LDPC CLR IN STD LOGIC D IN STD LOGIC VECTOR 7 DOWNTO 0 O OUT STD LOGIC VECTOR 7 DOWNTO 0 END PC 程序計數(shù)器 ARCHITECTURE A OF PC IS SIGNAL QOUT STD LOGIC VECTOR 7 DOWNTO 0 BEGIN PROCESS LDPC CLR LOAD 精品文檔 20歡迎下載20歡迎下載 BEGIN IF CLR 0 THEN QOUT 00000000 將 pc 清 0 ELSIF LDPC EVENT AND LDPC 1 THEN IF LOAD 0 THEN QOUT D 將數(shù)據(jù)總線的內(nèi)容送入 pc ELSE QOUT QOUT 1 PC 1 END IF END IF END PROCESS O QOUT END A 13 7 地址寄存器單元 精品文檔 21歡迎下載21歡迎下載 13 8 主存儲器單元 LIBRARY IEEE USE IEEE STD LOGIC 1164 ALL USE IEEE STD LOGIC ARITH ALL USE IEEE STD LOGIC UNSIGNED ALL ENTITY ROM16 IS PORT DOUT OUT STD LOGIC VECTOR 7 DOWNTO 0 ADDR IN STD LOGIC VECTOR 7 DOWNTO 0 CS IN STD LOGIC END ROM16 主存儲器單元 ROM16 ARCHITECTURE A OF ROM16 IS BEGIN DOUT 10010001 WHEN ADDR 00000000 AND CS 0 ELSE MOV R1 00 00000000 WHEN ADDR 00000001 AND CS 0 ELSE 10010010 WHEN ADDR 00000010 AND CS 0 ELSE MOV R2 00 精品文檔 22歡迎下載22歡迎下載 00000000 WHEN ADDR 00000011 AND CS 0 ELSE 10010011 WHEN ADDR 00000100 AND CS 0 ELSE MOV R3 05 00000101 WHEN ADDR 00000101 AND CS 0 ELSE 10000000 WHEN ADDR 00000110 AND CS 0 ELSE L1 IN R0 11010011 WHEN ADDR 00000111 AND CS 0 ELSE DEC R3 10101000 WHEN ADDR 00001000 AND CS 0 ELSE CMP R2 R0 10110000 WHEN ADDR 00001001 AND CS 0 ELSE JB L2 00010000 WHEN ADDR 00001010 AND CS 0 ELSE 10101011 WHEN ADDR 00001011 AND CS 0 ELSE CMP R2 R3 10110000 WHEN ADDR 00001100 AND CS 0 ELSE JB L1 00000110 WHEN ADDR 00001101 AND CS 0 ELSE 11100000 WHEN ADDR 00001110 AND CS 0 ELSE JMP L3 00010101 WHEN ADDR 00001111 AND CS 0 ELSE 00010000 WHEN ADDR 00010000 AND CS 0 ELSE L2 MUL R0 R0 11000001 WHEN ADDR 00010001 AND CS 0 ELSE ADD R0 R1 10101011 WHEN ADDR 00010010 AND CS 0 ELSE CMP R2 R3 10110000 WHEN ADDR 00010011 AND CS 0 ELSE JB L1 00000110 WHEN ADDR 00010100 AND CS 0 ELSE 11110100 WHEN ADDR 00010101 AND CS 0 ELSE L3 OUT1 R1 00000000 END A 精品文檔 23歡迎下載23歡迎下載 13 9 指令寄存器單元 13 10 時序產(chǎn)生器單元 LIBRARY IEEE USE IEEE STD LOGIC 1164 ALL USE IEEE STD LOGIC ARITH ALL USE IEEE STD LOGIC UNSIGNED ALL ENTITY COUNTER IS PORT Q CLR IN STD LOGIC T2 T3 T4 OUT STD LOGIC END COUNTER 時序產(chǎn)生器單元 精品文檔 24歡迎下載24歡迎下載 ARCHITECTURE A OF COUNTER IS SIGNAL X STD LOGIC VECTOR 1 DOWNTO 0 BEGIN PROCESS Q CLR BEGIN IF CLR 0 THEN T2 0 T3 0 T4 0 X 00 ELSIF Q EVENT AND Q 1 THEN 當出現(xiàn)時鐘 Q 上邊沿時 計數(shù)器的值 X 1 X X 1 由當前值 X 譯碼后產(chǎn)生節(jié)拍脈沖信號 T2 T3 T4 T2 NOT X 1 AND X 0 T3 X 1 AND NOT X 0 T4 X 1 AND X 0 END IF END PROCESS END A 精品文檔 25歡迎下載25歡迎下載 13 11 微程序控制器單元 微程序控制器單元 精品文檔 26歡迎下載26歡迎下載 微程序控制器的內(nèi)部結(jié)構(gòu) 13 11 1 13 11 1 地址轉(zhuǎn)移邏輯電路地址轉(zhuǎn)移邏輯電路 精品文檔 27歡迎下載27歡迎下載 LIBRARY IEEE USE IEEE STD LOGIC 1164 ALL ENTITY ADDR IS PORT I7 I6 I5 I4 IN STD LOGIC FZ FC T4 P1 P2 IN STD LOGIC SE6 SE5 SE4 SE3 SE2 SE1 OUT STD LOGIC END ADDR 地址轉(zhuǎn)移邏輯電路 ARCHITECTURE A OF ADDR IS BEGIN SE6 1 SE5 NOT NOT FC OR FZ AND P2 AND T4 SE4 NOT I7 AND P1 AND T4 SE3 NOT I6 AND P1 AND T4 SE2 NOT I5 AND P1 AND T4 SE1 NOT I4 AND P1 AND T4 END A 精品文檔 28歡迎下載28歡迎下載 13 11 2 13 11 2 微地址寄存器微地址寄存器 精品文檔 29歡迎下載29歡迎下載 微地址寄存器內(nèi)部結(jié)構(gòu) LIBRARY IEEE USE IEEE STD LOGIC 1164 ALL ENTITY MMM IS PORT SE IN STD LOGIC T2 IN STD LOGIC D IN STD LOGIC CLR IN STD LOGIC UA OUT STD LOGIC END MMM 帶有異步清零和異步置一功能的觸發(fā)器 由多個 mmm 組成微地址寄存器 aa 精品文檔 30歡迎下載30歡迎下載 ARCHITECTURE A OF MMM IS BEGIN PROCESS CLR SE T2 BEGIN IF CLR 0 THEN UA 0 ELSIF SE 0 THEN UA 1 ELSIF T2 EVENT AND T2 1 THEN UA D END IF END PROCESS END A 13 11 3 13 11 3 微地址轉(zhuǎn)換器微地址轉(zhuǎn)換器 精品文檔 31歡迎下載31歡迎下載 LIBRARY IEEE USE IEEE STD LOGIC 1164 ALL ENTITY F1 IS PORT UA5 UA4 UA3 UA2 UA1 UA0 IN STD LOGIC D OUT STD LOGIC VECTOR 5 DOWNTO 0 END F1 微地址轉(zhuǎn)換器 ARCHITECTURE A OF F1 IS BEGIN D 5 UA5 D 4 UA4 D 3 UA3 D 2 UA2 D 1 UA1 D 0 DATAOUT DATAOUT DATAOUT DATAOUT DATAOUT DATAOUT DATAOUT DATAOUT DATAOUT DATAOUT DATAOUT DATAOUT DATAOUT DATAOUT DATAOUT DATAOUT DATAOUT DATAOUT DATAOUT DATAOUT DATAOUT DATAOUT DATAOUT 1110011001001111000000010 END CASE UA 5 DOWNTO 0 DATAOUT 5 DOWNTO 0 D 18 DOWNTO 0 DATAOUT 24 DOWNTO 6 END PROCESS END A 13 11 5 13 11 5 微指令寄存器微指令寄存器 LIBRARY IEEE USE IEEE STD LOGIC 1164 ALL USE IEEE STD LOGIC ARITH ALL 精品文檔 35歡迎下載35歡迎下載 USE IEEE STD LOGIC UNSIGNED ALL ENTITY MCOMMAND IS PORT T2 T3 T4 I3 I2 I1 I0 IN STD LOGIC O IN STD LOGIC VECTOR 18 DOWNTO 0 P1 P2 LOAD LDPC LDAR LDIR LDR0 LDR1 LDR2 LDR3 R0 B R1 B R2 B R3 B S1 S0 A LU B LDAC LDDR WR CS SW B LED B LDFR OUT STD LOGIC END MCOMMAND 微地址寄存器 ARCHITECTURE A OF MCOMMAND IS SIGNAL DATAOUT STD LOGIC VECTOR 18 DOWNTO 0 BEGIN PROCESS T2 BEGIN IF T2 EVENT AND T2 1 THEN DATAOUT 18 DOWNTO 0 O 18 DOWNTO 0 END IF P2 DATAOUT 0 P1 DATAOUT 1 LDFR DATAOUT 2 AND T4 精品文檔 36歡迎下載36歡迎下載 LED B DAT