微電子學(xué)面試試題

模擬電路 1、基爾霍夫定理的內(nèi)容是什么？（仕蘭微電子） 2、平板電容公式(C=S/4 kd)。 （未知） 3、最基本的如三極管曲線特性。 （未知） 4、描述反饋電路的概念，列舉他們的應(yīng)用。 （仕蘭微電子） 5、負(fù)反饋種類（電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋） ；負(fù)反 饋的優(yōu)點(diǎn)（降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非 線性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動(dòng)調(diào)節(jié)作用） （未知） 6、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁矗心男┓椒?？（仕蘭微電子） 7、頻率響應(yīng)，如：怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個(gè)方法。 （未知） 8、給出一個(gè)查分運(yùn)放，如何相位補(bǔ)償，并畫補(bǔ)償后的波特圖。 （凹凸） 9、基本放大電路種類（電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大器） ，優(yōu)缺 點(diǎn)，特別是廣泛采用差分結(jié)構(gòu)的原因。 （未知） 10、給出一差分電路，告訴其輸出電壓 Y+和 Y-,求共模分量和差模分量。 （未知） 11、畫差放的兩個(gè)輸入管。 （凹凸） 12、畫出由運(yùn)放構(gòu)成加法、減法、微分、積分運(yùn)算的電路原理圖。并畫出一個(gè)晶體管級的 運(yùn)放電路。 （仕蘭微電子） 13、用運(yùn)算放大器組成一個(gè) 10 倍的放大器。 （未知） 14、給出一個(gè)簡單電路，讓你分析輸出電壓的特性（就是個(gè)積分電路） ，并求輸出端某點(diǎn) 的 rise/fall 時(shí)間。 (Infineon 筆試試題) 15、電阻 R 和電容 C 串聯(lián)，輸入電壓為 R 和 C 之間的電壓，輸出電壓分別為 C 上電壓和 R上電 壓，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾 波器。當(dāng) RCq,還有 clock 的 delay,寫出決 定最大時(shí)鐘的因素，同時(shí)給出表達(dá)式。 （威盛 VIA 2003.11.06 上海筆試試題） 18、說說靜態(tài)、動(dòng)態(tài)時(shí)序模擬的優(yōu)缺點(diǎn)。 （威盛 VIA 2003.11.06 上海筆試試題） 19、一個(gè)四級的 Mux,其中第二級信號為關(guān)鍵信號 如何改善 timing。 （威盛 VIA 2003.11.06 上海筆試試題） 20、給出一個(gè)門級的圖，又給了各個(gè)門的傳輸延時(shí)，問關(guān)鍵路徑是什么，還問給出輸入， 使得輸出依賴于關(guān)鍵路徑。 （未知） 21、邏輯方面數(shù)字電路的卡諾圖化簡，時(shí)序（同步異步差異） ，觸發(fā)器有幾種（區(qū)別，優(yōu) 點(diǎn)） ，全加器等等。 （未知） 22、卡諾圖寫出邏輯表達(dá)使。 （威盛 VIA 2003.11.06 上海筆試試題） 23、化簡 F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。 （威盛） 24、 please show the CMOS inverter schmatic,layout and its cross sectionwith P- well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? （威 盛筆試題 circuit design-beijing-03.11.09） 25、 To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain? 26、為什么一個(gè)標(biāo)準(zhǔn)的倒相器中 P 管的寬長比要比 N 管的寬長比大？（仕蘭微電子） 27、用 mos 管搭出一個(gè)二輸入與非門。 （揚(yáng)智電子筆試） 28、 please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)。 （威盛筆試題 circuit design-beijing-03.11.09） 29、畫出 NOT,NAND,NOR 的符號，真值表，還有 transistor level 的電路。 （Infineon 筆 試） 30、畫出 CMOS 的圖，畫出 tow-to-one mux gate。 （威盛 VIA 2003.11.06 上海筆試試題） 31、用一個(gè)二選一 mux 和一個(gè) inv 實(shí)現(xiàn)異或。 （飛利浦大唐筆試） 32、畫出 Y=A*B+C 的 cmos 電路圖。 （科廣試題） 33、用邏輯們和 cmos 電路實(shí)現(xiàn) ab+cd。 （飛利浦大唐筆試） 34、畫出 CMOS 電路的晶體管級電路圖，實(shí)現(xiàn) Y=A*B+C(D+E)。 （仕蘭微電子） 35、利用 4 選 1 實(shí)現(xiàn) F(x,y,z)=xz+yz。 （未知） 36、給一個(gè)表達(dá)式 f=xxxx+xxxx+xxxxx+xxxx 用最少數(shù)量的與非門實(shí)現(xiàn)（實(shí)際上就是化 簡） 。 37、給出一個(gè)簡單的由多個(gè) NOT,NAND,NOR 組成的原理圖，根據(jù)輸入波形畫出各點(diǎn)波形。 （Infineon 筆試） 38、為了實(shí)現(xiàn)邏輯（A XOR B）OR （C AND D） ，請選用以下邏輯中的一種，并說明為什 么？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND（未知）39、用與非門等設(shè)計(jì)全加法器。 （華為） 40、給出兩個(gè)門電路讓你分析異同。 （華為） 41、用簡單電路實(shí)現(xiàn)，當(dāng) A 為輸入時(shí)，輸出 B 波形為（仕蘭微電子） 42、 A,B,C,D,E 進(jìn)行投票，多數(shù)服從少數(shù)，輸出是 F（也就是如果 A,B,C,D,E 中 1 的個(gè)數(shù)比 0 多，那么 F 輸出為 1，否則 F 為 0） ，用與非門實(shí)現(xiàn)，輸入數(shù)目沒有限制。 （未知） 43、用波形表示 D 觸發(fā)器的功能。 （揚(yáng)智電子筆試） 44、用傳輸門和倒向器搭一個(gè)邊沿觸發(fā)器。 （揚(yáng)智電子筆試） 45、用邏輯們畫出 D 觸發(fā)器。 （威盛 VIA 2003.11.06 上海筆試試題） 46、畫出 DFF 的結(jié)構(gòu)圖,用 verilog 實(shí)現(xiàn)之。 （威盛） 47、畫出一種 CMOS 的 D 鎖存器的電路圖和版圖。 （未知） 48、 D 觸發(fā)器和 D 鎖存器的區(qū)別。 （新太硬件面試） 49、簡述 latch 和 filp-flop 的異同。 （未知） 50、 LATCH 和 DFF 的概念和區(qū)別。 （未知） 51、 latch 與 register 的區(qū)別, 為什么現(xiàn)在多用 register.行為級描述中 latch 如何產(chǎn)生的。 （南山之橋） 52、用 D 觸發(fā)器做個(gè)二分顰的電路.又問什么是狀態(tài)圖。 （華為） 53、請畫出用 D 觸發(fā)器實(shí)現(xiàn) 2 倍分頻的邏輯電路？（漢王筆試） 54、怎樣用 D 觸發(fā)器、與或非門組成二分頻電路？（東信筆試） 55、 How many flip-flop circuits are needed to divide by 16? (Intel) 16 分頻？ 56、用 filp-flop 和 logic-gate 設(shè)計(jì)一個(gè) 1 位加法器，輸入 carryin 和 current-stage，輸出 carryout 和 next-stage. （未知） 57、用 D 觸發(fā)器做個(gè) 4 進(jìn)制的計(jì)數(shù)。 （華為） 58、實(shí)現(xiàn) N 位 Johnson Counter,N=5。 （南山之橋） 59、用你熟悉的設(shè)計(jì)方式設(shè)計(jì)一個(gè)可預(yù)置初值的 7 進(jìn)制循環(huán)計(jì)數(shù)器，15 進(jìn)制的呢？（仕蘭 微電子） 60、數(shù)字電路設(shè)計(jì)當(dāng)然必問 Verilog/VHDL，如設(shè)計(jì)計(jì)數(shù)器。 （未知） 61、 BLOCKING NONBLOCKING 賦值的區(qū)別。 （南山之橋） 62、寫異步 D 觸發(fā)器的 verilog module。 （揚(yáng)智電子筆試） module dff8(clk , reset, d, q); input clk; input reset; input 7:0 d; output 7:0 q; reg 7:0 q; always (posedge clk or posedge reset) if(reset) q = 0; else q = d; endmodule 63、用 D 觸發(fā)器實(shí)現(xiàn) 2 倍分頻的 Verilog 描述？ （漢王筆試） module divide2( clk , clk_o, reset); input clk , reset; output clk_o; wire in; reg out ; always ( posedge clk or posedge reset) if ( reset) out = 0; else out = in; assign in = out; assign clk_o = out; endmodule 64、可編程邏輯器件在現(xiàn)代電子設(shè)計(jì)中越來越重要，請問：a) 你所知道的可編程邏輯器 件有哪些？ b) 試用 VHDL 或 VERILOG、ABLE 描述 8 位 D 觸發(fā)器邏輯。 （漢王筆試） PAL，PLD ，CPLD，F(xiàn)PGA。 module dff8(clk , reset, d, q); input clk; input reset; input d; output q; reg q; always (posedge clk or posedge reset) if(reset) q = 0; else q = d; endmodule 65、請用 HDL 描述四位的全加法器、5 分頻電路。 （仕蘭微電子） 66、用 VERILOG 或 VHDL 寫一段代碼，實(shí)現(xiàn) 10 進(jìn)制計(jì)數(shù)器。 （未知） 67、用 VERILOG 或 VHDL 寫一段代碼，實(shí)現(xiàn)消除一個(gè) glitch。 （未知） 68、一個(gè)狀態(tài)機(jī)的題目用 verilog 實(shí)現(xiàn)（不過這個(gè)狀態(tài)機(jī)畫的實(shí)在比較差，很容易誤解 的） 。 （威盛 VIA 2003.11.06 上海筆試試題） 69、描述一個(gè)交通信號燈的設(shè)計(jì)。 （仕蘭微電子） 70、畫狀態(tài)機(jī)，接受 1，2，5 分錢的賣報(bào)機(jī)，每份報(bào)紙 5 分錢。 （揚(yáng)智電子筆試） 71、設(shè)計(jì)一個(gè)自動(dòng)售貨機(jī)系統(tǒng)，賣 soda 水的，只能投進(jìn)三種硬幣，要正確的找回錢 數(shù)。 （1）畫出 fsm（有限狀態(tài)機(jī)） ；（2）用 verilog 編程，語法要符合 fpga 設(shè)計(jì) 的要求。 （未知） 72、設(shè)計(jì)一個(gè)自動(dòng)飲料售賣機(jī)，飲料 10 分錢，硬幣有 5 分和 10 分兩種，并考慮找零：（1 ） 畫出 fsm（有限狀態(tài)機(jī)） ；（2 ）用 verilog 編程，語法要符合 fpga 設(shè)計(jì)的要求；（3）設(shè)計(jì) 工程中可使用的工具及設(shè)計(jì)大致過程。 （未知） 73、畫出可以檢測 10010 串的狀態(tài)圖 ,并 verilog 實(shí)現(xiàn)之。 （威盛） 74、用 FSM 實(shí)現(xiàn) 101101 的序列檢測模塊。 （南山之橋） a 為輸入端，b 為輸出端，如果 a 連續(xù)輸入為 1101 則 b 輸出為 1，否則為 0。 例如 a： 0001100110110100100110 b： 0000000000100100000000 請畫出 state machine；請用 RTL 描述其 state machine。 （未知） 75、用 verilog/vddl 檢測 stream 中的特定字符串（分狀態(tài)用狀態(tài)機(jī)寫） 。 （飛利浦大唐 筆試） 76、用 verilog/vhdl 寫一個(gè) fifo 控制器(包括空，滿，半滿信號)。 （飛利浦大唐筆試） 77、現(xiàn)有一用戶需要一種集成電路產(chǎn)品，要求該產(chǎn)品能夠?qū)崿F(xiàn)如下功能：y=lnx，其中，x 為 4 位二進(jìn)制整數(shù)輸入信號。y 為二進(jìn)制小數(shù)輸出，要求保留兩位小數(shù)。電源電壓為 35v假 設(shè)公司接到該項(xiàng)目后，交由你來負(fù)責(zé)該產(chǎn)品的設(shè)計(jì)，試討論該產(chǎn)品的設(shè)計(jì)全程。 （仕蘭微 電子） 78、 sram，falsh memory，及 dram 的區(qū)別？（新太硬件面試） 79、給出單管 DRAM 的原理圖(西電版數(shù)字電子技術(shù)基礎(chǔ)作者楊頌華、馮毛官 205 頁圖9 14b)，問你有什么辦法提高 refresh time，總共有 5 個(gè)問題，記不起來了。 （降低溫 度，增大電容存儲容量） （Infineon 筆試） 80、 Please draw schematic of a common SRAM cell with 6 transistors,point out which nodes can store data and which node is word line control? （威盛筆試題 circuit design-beijing-03.11.09） 81、名詞:sram,ssram,sdram 名詞 IRQ,BIOS,USB,VHDL,SDR IRQ: Interrupt ReQuest BIOS: Basic Input Output System USB: Universal Serial Bus VHDL: VHIC Hardware Description Language SDR: Single Data Rate 壓控振蕩器的英文縮寫(VCO)。 動(dòng)態(tài)隨機(jī)存儲器的英文縮寫(DRAM)。 名詞解釋，無聊的外文縮寫罷了，比如 PCI、ECC、DDR、interrupt、pipeline、 IRQ,BIOS,USB,VHDL,VLSI VCO(壓控振蕩器) RAM (動(dòng)態(tài)隨機(jī)存儲器)，F(xiàn)IR IIR DFT(離散 傅立葉變換)或者是中文的，比如： a.量化誤差 b.直方圖 c.白平衡 _ IC 設(shè)計(jì)基礎(chǔ)（流程、工藝、版圖、器件） 1、我們公司的產(chǎn)品是集成電路，請描述一下你對集成電路的認(rèn)識，列舉一些與集成電路 相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC 、CISC、DSP、ASIC、FPGA 等的概念） 。 （仕蘭微面試題目） 2、 FPGA 和 ASIC 的概念，他們的區(qū)別。 （未知） 答案：FPGA 是可編程 ASIC。 ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個(gè)用戶設(shè)計(jì)和制造的。根據(jù)一 個(gè)用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與 門陣列等其它 ASIC(Application Specific IC)相比，它們又具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì) 制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn) 3、什么叫做 OTP 片、掩膜片，兩者的區(qū)別何在？（仕蘭微面試題目） 4、你知道的集成電路設(shè)計(jì)的表達(dá)方式有哪幾種？（仕蘭微面試題目） 5、描述你對集成電路設(shè)計(jì)流程的認(rèn)識。 （仕蘭微面試題目） 6、簡述 FPGA 等可編程邏輯器件設(shè)計(jì)流程。 （仕蘭微面試題目） 7、 IC 設(shè)計(jì)前端到后端的流程和 eda 工具。 （未知） 8、從 RTL synthesis 到 tape out 之間的設(shè)計(jì) flow,并列出其中各步使用的 tool.（未知） 9、 Asic 的 design flow。 （威盛 VIA 2003.11.06 上海筆試試題） 10、寫出 asic 前期設(shè)計(jì)的流程和相應(yīng)的工具。 （威盛） 11、集成電路前段設(shè)計(jì)流程，寫出相關(guān)的工具。 （揚(yáng)智電子筆試） 先介紹下 IC 開發(fā)流程： 1.）代碼輸入（design input) 用 vhdl 或者是 verilog 語言來完成器件的功能描述，生成 hdl 代碼 語言輸入工具：SUMMIT VISUALHDL MENTOR RENIOR 圖形輸入: composer(cadence); viewlogic (viewdraw) 2.）電路仿真（circuit simulation) 將 vhd 代碼進(jìn)行先前邏輯仿真，驗(yàn)證功能描述是否正確 數(shù)字電路仿真工具： Verolog： CADENCE Verolig-XL SYNOPSYS VCS MENTOR Modle-sim VHDL : CADENCE NC-vhdl SYNOPSYS VSS MENTOR Modle-sim 模擬電路仿真工具： *ANTI HSpice pspice，spectre micro microwave: eesoft : hp 3.）邏輯綜合（synthesis tools) 邏輯綜合工具可以將設(shè)計(jì)思想 vhd 代碼轉(zhuǎn)化成對應(yīng)一定工藝手段的門級電路；將初級仿真 中所沒有考慮的門沿（gates delay）反標(biāo)到生成的門級網(wǎng)表中,返回電路仿真階段進(jìn)行再 仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。 12、請簡述一下設(shè)計(jì)后端的整個(gè)流程？（仕蘭微面試題目） 13、是否接觸過自動(dòng)布局布線？請說出一兩種工具軟件。自動(dòng)布局布線需要哪些基本元 素？（仕蘭微面試題目） 14、描述你對集成電路工藝的認(rèn)識。 （仕蘭微面試題目） 15、列舉幾種集成電路典型工藝。工藝上常提到 0.25,0.18 指的是什么？（仕蘭微面試題 目） 16、請描述一下國內(nèi)的工藝現(xiàn)狀。 （仕蘭微面試題目） 17、半導(dǎo)體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目） 18、描述 CMOS 電路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果？（仕蘭微面試題目） 19、解釋 latch-up 現(xiàn)象和 Antenna effect 和其預(yù)防措施. （未知） 20、什么叫 Latchup?（科廣試題） 21、什么叫窄溝效應(yīng)? （科廣試題） 22、什么是 NMOS、PMOS 、CMOS？什么是增強(qiáng)型、耗盡型？什么是 PNP、NPN ？他們有什么差 別？（仕蘭微面試題目） 23、硅柵 COMS 工藝中 N 阱中做的是 P 管還是 N 管，N 阱的阱電位的連接有什么要求？（仕蘭微 面試題目） 24、畫出 CMOS 晶體管的 CROSS-OVER 圖（應(yīng)該是縱剖面圖） ，給出所有可能的傳輸特性和轉(zhuǎn) 移特性。 （Infineon 筆試試題） 25、以 interver 為例,寫出 N 阱 CMOS 的 process 流程, 并畫出剖面圖。 （科廣試題） 26、 Please explain how we describe the resistance in semiconductor. Compare the resistance of a metal,poly and diffusion in tranditional CMOS process.（威 盛筆試題 circuit design-beijing-03.11.09） 27、說明 mos 一半工作在什么區(qū)。 （凹凸的題目和面試） 28、畫 p-bulk 的 nmos 截面圖。 （凹凸的題目和面試） 29、寫 schematic note（？） ， 越多越好。 （凹凸的題目和面試） 30、寄生效應(yīng)在 ic 設(shè)計(jì)中怎樣加以克服和利用。 （未知） 31、太底層的 MOS 管物理特性感覺一般不大會(huì)作為筆試面試題，因?yàn)槿俏㈦娮游锢?，?式推導(dǎo)太羅索，除非面試出題的是個(gè)老學(xué)究。IC 設(shè)計(jì)的話需要熟悉的軟件 : Cadence, Synopsys, Avant，UNIX 當(dāng)然也要大概會(huì)操作。 32、 unix 命令 cp -r, rm,uname。 （揚(yáng)智電子筆試） _ 單片機(jī)、MCU、計(jì)算機(jī)原理 1、簡單描述一個(gè)單片機(jī)系統(tǒng)的主要組成模塊，并說明各模塊之間的數(shù)據(jù)流流向和控制流 流向。簡述單片機(jī)應(yīng)用系統(tǒng)的設(shè)計(jì)原則。 （仕蘭微面試題目） 2、畫出 8031 與 2716（2K*8ROM ）的連線圖，要求采用三 -八譯碼器，8031 的 P2.5,P2.4 和 P2.3 參加譯碼，基本地址范圍為 3000H-3FFFH。該 2716 有沒有重疊地址？根據(jù)是什么？若 有，則寫出每片 2716 的重疊地址范圍。 （仕蘭微面試題目） 3、用 8051 設(shè)計(jì)一個(gè)帶一個(gè) 8*16 鍵盤加驅(qū)動(dòng)八個(gè)數(shù)碼管（共陽）的原理圖。 （仕蘭微面試 題目） 4、 PCI 總線的含義是什么？ PCI 總線的主要特點(diǎn)是什么？ （仕蘭微面試題目） 5、中斷的概念？簡述中斷的過程。 （仕蘭微面試題目） 6、如單片機(jī)中斷幾個(gè)/類型，編中斷程序注意什么問題；（未知） 7、要用一個(gè)開環(huán)脈沖調(diào)速系統(tǒng)來控制直流電動(dòng)機(jī)的轉(zhuǎn)速，程序由 8051 完成。簡單原理如 下：由 P3.4 輸出脈沖的占空比來控制轉(zhuǎn)速，占空比越大，轉(zhuǎn)速越快；而占空比由 K7-K0 八 個(gè)開關(guān)來設(shè)置，直接與 P1 口相連（開關(guān)撥到下方時(shí)為0，撥到上方時(shí)為1 ，組成一個(gè)八 位二進(jìn)制數(shù) N） ，要求占空比為 N/256。 （仕蘭微面試題目） 下面程序用計(jì)數(shù)法來實(shí)現(xiàn)這一功能，請將空余部分添完整。 MOV P1，#0FFH LOOP1 ： MOV R4，#0FFH - MOV R3， #00H LOOP2 ： MOV A，P1 - SUBB A，R3 JNZ SKP1 - SKP1：MOV C，70H MOV P3.4，C ACALL DELAY ：此延時(shí)子程序略 - - AJMP LOOP1 8、單片機(jī)上電后沒有運(yùn)轉(zhuǎn)，首先要檢查什么？（東信筆試題） 9、 What is PC Chipset? （揚(yáng)智電子筆試） 芯片組（Chipset）是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為 北橋芯片和南橋芯片。北橋芯片提供對 CPU 的類型和主頻、內(nèi)存的類型和最大容量、 ISA/PCI/AGP 插槽、ECC 糾錯(cuò)等支持。南橋芯片則提供對 KBC（鍵盤控制器） 、RTC （實(shí)時(shí)時(shí) 鐘控制器） 、USB（通用串行總線） 、Ultra DMA/33(66)EIDE 數(shù)據(jù)傳輸方式和 ACPI（高級 能源管理）等的支持。其中北橋芯片起著主導(dǎo)性的作用，也稱為主橋（Host Bridge） 。 除了最通用的南北橋結(jié)構(gòu)外，目前芯片組正向更高級的加速集線架構(gòu)發(fā)展，Intel 的 8xx 系列芯片組就是這類芯片組的代表，它將一些子系統(tǒng)如 IDE 接口、音效、MODEM 和USB 直 接接入主芯片，能夠提供比 PCI 總線寬一倍的帶寬，達(dá)到了 266MB/s。 10、如果簡歷上還說做過 cpu 之類，就會(huì)問到諸如 cpu 如何工作，流水線之類的問題。 （未知） 11、計(jì)算機(jī)的基本組成部分及其各自的作用。 （東信筆試題） 12、請畫出微機(jī)接口電路中，典型的輸入設(shè)備與微機(jī)接口邏輯示意圖（數(shù)據(jù)接口、控制接 口、所存器/緩沖器） 。 （漢王筆試） 13、 cache 的主要部分什么的。 （威盛 VIA 2003.11.06 上海筆試試題） 14、同步異步傳輸?shù)牟町悾ㄎ粗?15、串行通信與同步通信異同, 特點(diǎn),比較。 （華為面試題） 16、 RS232c 高電平脈沖對應(yīng)的 TTL 邏輯是?(負(fù)邏輯?) （華為面試題） _ 信號與系統(tǒng) 1、的話音頻率一般為 3003400HZ，若對其采樣且使信號不失真，其最小的采樣頻率應(yīng)為 多大？若采用 8KHZ 的采樣頻率，并采用 8bit 的 PCM 編碼，則存儲一秒鐘的信號數(shù)據(jù)量有多 大？（仕蘭微面試題目） 2、什么耐奎斯特定律,怎么由模擬信號轉(zhuǎn)為數(shù)字信號。 （華為面試題） 3、如果模擬信號的帶寬為 5khz,要用 8K 的采樣率，怎么辦？ (lucent) 兩路？ 4、信號與系統(tǒng): 在時(shí)域與頻域關(guān)系。 （華為面試題） 5、給出時(shí)域信號，求其直流分量。 （未知） 6、給出一時(shí)域信號，要求（1 ）寫出頻率分量， （2）寫出其傅立葉變換級數(shù)；（3）當(dāng)波 形經(jīng)過低通濾波器濾掉高次諧波而只保留一次諧波時(shí)，畫出濾波后的輸出波形。 （未知） 7、 sketch 連續(xù)正弦信號和連續(xù)矩形波(都有圖)的傅立葉變換 。 （Infineon 筆試試題） 8、拉氏變換和傅立葉變換的表達(dá)式及聯(lián)系。 （新太硬件面題） _ DSP、嵌入式、軟件等 1、請用方框圖描述一個(gè)你熟悉的實(shí)用數(shù)字信號處理系統(tǒng)，并做簡要的分析；如果沒有， 也可以自己設(shè)計(jì)一個(gè)簡單的數(shù)字信號處理系統(tǒng)，并描述其功能及用途。 （仕蘭微面試題 目） 2、數(shù)字濾波器的分類和結(jié)構(gòu)特點(diǎn)。 （仕蘭微面試題目） 3、 IIR，F(xiàn)IR 濾波器的異同。 （新太硬件面題） 4、拉氏變換與 Z 變換公式等類似東西，隨便翻翻書把如.h(n)=-a*h(n-1)+b*(n) a.求 h (n)的 z 變換； b.問該系統(tǒng)是否為穩(wěn)定系統(tǒng)；c. 寫出 FIR 數(shù)字濾波器的差分方程；（未知） 5、 DSP 和通用處理器在結(jié)構(gòu)上有什么不同，請簡要畫出你熟悉的一種 DSP 結(jié)構(gòu)圖。 （信威 dsp 軟件面試題） 6、說說定點(diǎn) DSP 和浮點(diǎn) DSP 的定義（或者說出他們的區(qū)別） （信威 dsp 軟件面試題） 7、說說你對循環(huán)尋址和位反序?qū)ぶ返睦斫?（信威 dsp 軟件面試題） 8、請寫出【8，7 】的二進(jìn)制補(bǔ)碼，和二進(jìn)制偏置碼。用 Q15 表示出 0.5 和0.5.（信威 dsp 軟件面試題） 9、 DSP 的結(jié)構(gòu)（哈佛結(jié)構(gòu)） ；（未知） 10、嵌入式處理器類型( 如 ARM)，操作系統(tǒng)種類（Vxworks,ucos,winCE,linux） ，操作系 統(tǒng)方面偏 CS 方向了，在 CS 篇里面講了；（未知） 11、有一個(gè) LDO 芯片將用于對手機(jī)供電，需要你對他進(jìn)行評估，你將如何設(shè)計(jì)你的測試項(xiàng) 目？ 12、某程序在一個(gè)嵌入式系統(tǒng)（200M CPU，50M SDRAM）中已經(jīng)最優(yōu)化了，換到零一個(gè)系 統(tǒng)（300M CPU，50M SDRAM）中是否還需要優(yōu)化？ （Intel） 13、請簡要描述 HUFFMAN 編碼的基本原理及其基本的實(shí)現(xiàn)方法。 （仕蘭微面試題目） 14、說出 OSI 七層網(wǎng)絡(luò)協(xié)議中的四層（任意四層） 。 （仕蘭微面試題目） 15、 A） （仕蘭微面試題目） i nclude void testf(int*p) *p+=1; main() int *n,m2; n=m; m0=1; m1=8; testf(n); printf(Data value is %d ,*n); - B) i nclude void testf(int*p) *p+=1; main() int *n,m2; n=m; m0=1; m1=8; testf(&n); printf(Data value is %d,*n); 下面的結(jié)果是程序 A 還是程序 B 的？ Data value is 8 那么另一段程序的結(jié)果是什么？ 16、那種排序方法最快? （華為面試題） 17、寫出兩個(gè)排序算法,問哪個(gè)好？（威盛） 18、編一個(gè)簡單的求 n!的程序 。 （Infineon 筆試試題） 19、用一種編程語言寫 n!的算法。 （威盛 VIA 2003.11.06 上海筆試試題） 20、用 C 語言寫一個(gè)遞歸算法求 N?。唬ㄈA為面試題） 21、給一個(gè) C 的函數(shù)，關(guān)于字符串和數(shù)組，找出錯(cuò)誤；（華為面試題） 22、防火墻是怎么實(shí)現(xiàn)的？ （華為面試題） 23、你對哪方面編程熟悉？（華為面試題） 24、冒泡排序的原理。 （新太硬件面題） 25、操作系統(tǒng)的功能。 （新太硬件面題） 26、學(xué)過的計(jì)算機(jī)語言及開發(fā)的系統(tǒng)。 （新太硬件面題） 27、一個(gè)農(nóng)夫發(fā)現(xiàn)圍成正方形的圍欄比長方形的節(jié)省 4 個(gè)木樁但是面積一樣.羊的數(shù)目和正 方形圍欄的樁子的個(gè)數(shù)一樣但是小于 36，問有多少羊？（威盛） 28、 C 語言實(shí)現(xiàn)統(tǒng)計(jì)某個(gè) cell 在某.v 文件調(diào)用的次數(shù)(這個(gè)題目真 bt) （威盛 VIA 2003.11.06 上