電磁兼容技術(shù)報(bào)告.doc

_任何一個(gè)電子設(shè)備、分系統(tǒng)、系統(tǒng)以至復(fù)雜的系統(tǒng)工程，要能達(dá)到設(shè)計(jì)的指標(biāo)和正常運(yùn)行，只考慮電性能的設(shè)計(jì)是不夠的，還必須同步進(jìn)行EMC設(shè)計(jì)。否則，在產(chǎn)品定型或系統(tǒng)組建后再發(fā)現(xiàn)電磁兼容問(wèn)題，將會(huì)帶來(lái)許多麻煩，甚至不可挽回的損失。EMC學(xué)科的建立和一系列電磁兼容標(biāo)準(zhǔn)的制定，為我們從理論與實(shí)踐的結(jié)合上實(shí)現(xiàn)產(chǎn)品或系統(tǒng)的電磁兼容提供了指導(dǎo)。電磁兼容的工作應(yīng)從設(shè)備或系統(tǒng)研制的初期，即方案論證階段就開(kāi)始考慮，并貫穿研制過(guò)程的各個(gè)階段。而EMC設(shè)計(jì)則是實(shí)現(xiàn)設(shè)備或系統(tǒng)電磁兼容的關(guān)鍵環(huán)節(jié)。有資料表明，進(jìn)行EMC設(shè)計(jì)，可以使90左右的干擾得以控制。EMC設(shè)計(jì)的最終目的是為了使我們的設(shè)備或系統(tǒng)能在預(yù)定的電磁環(huán)境中正常、穩(wěn)定的工作，無(wú)性能降低或無(wú)故障，并對(duì)該電磁環(huán)境中的任何事物不構(gòu)成電磁騷擾，即實(shí)現(xiàn)電磁兼容。EMC設(shè)計(jì)的目標(biāo)是通過(guò)EMC測(cè)試和認(rèn)證。EMC設(shè)計(jì)涉及的內(nèi)容很多?？偫▉?lái)說(shuō)，主要是對(duì)系統(tǒng)之間及系統(tǒng)內(nèi)部的電磁兼容性進(jìn)行分析、預(yù)測(cè)和控制。從原理上講，要研究干擾的三要素(干擾源、干擾的耦合通道和接收器)和抑制干擾的措施等。從技術(shù)上來(lái)說(shuō)，主要是如何運(yùn)用濾波、接地和屏蔽三大技術(shù)。濾波是消除傳導(dǎo)干擾(低頻)的最好方法，屏蔽對(duì)高頻輻射干擾的隔離比較有效。合理的接地會(huì)減小地環(huán)路的干擾電流。電磁兼容設(shè)計(jì)的基本原則和方法，首先是根據(jù)電磁兼容的有關(guān)標(biāo)準(zhǔn)和規(guī)范，把產(chǎn)品設(shè)計(jì)對(duì)EMC提出的指標(biāo)要求分解成元器件級(jí)、電路級(jí)、模塊級(jí)和產(chǎn)品級(jí)的指標(biāo)要求，再按照各級(jí)要實(shí)現(xiàn)的功能要求，逐級(jí)分層次的進(jìn)行設(shè)計(jì)。下面以計(jì)算機(jī)為例，談?wù)凟MC設(shè)計(jì)的粗淺認(rèn)識(shí)。一、計(jì)算機(jī)系統(tǒng)工作的特點(diǎn)數(shù)字計(jì)算機(jī)是一個(gè)含有多種元器件和許多分系統(tǒng)的復(fù)雜的信息技術(shù)設(shè)備(ITE)。外來(lái)的電磁騷擾，內(nèi)部元器件之間、分系統(tǒng)之間的相互竄擾等，對(duì)計(jì)算機(jī)及其傳送的信息所產(chǎn)生的干擾與破壞，嚴(yán)重地威脅著計(jì)算機(jī)工作的穩(wěn)定性、可靠性和安全性。據(jù)統(tǒng)計(jì)，由于干擾引起的計(jì)算機(jī)事故占其總事故的80以上。另外，計(jì)算機(jī)作為高速運(yùn)行的數(shù)字系統(tǒng)，也不可避免地向外輻射電磁干擾，污染電磁環(huán)境，對(duì)人體和其它設(shè)備造成危害。所以，計(jì)算機(jī)系統(tǒng)既是干擾源，又是干擾的敏感接收設(shè)備。隨著信息技術(shù)的飛速發(fā)展，數(shù)字系統(tǒng)，特別是計(jì)算機(jī)系統(tǒng)的電磁兼容性問(wèn)題會(huì)越來(lái)越突出。由于計(jì)算機(jī)系統(tǒng)以高速運(yùn)行并傳送數(shù)字邏輯信號(hào)，所以，計(jì)算機(jī)系統(tǒng)的電磁兼容性研究有其特殊性。主要表現(xiàn)在：1. 計(jì)算機(jī)是以數(shù)字電路為主，數(shù)字集成電路既是干擾源又是干擾的敏感器件，如MOS電路、D/A電路等；2. 計(jì)算機(jī)以低電平傳送信號(hào)，在電磁環(huán)境中易受干擾，即抗擾性差；3. 數(shù)字電路工作于邏輯方式，干擾超過(guò)閾值后，其狀態(tài)不會(huì)因干擾消失而恢復(fù)(模擬電路在瞬時(shí)干擾消失后，系統(tǒng)工作可以恢復(fù)正常)；4. 計(jì)算機(jī)以識(shí)別二進(jìn)制碼為基礎(chǔ)，傳送的是脈沖信號(hào)，因此，系統(tǒng)中分布著高頻含量豐富的諧波，易產(chǎn)生高頻干擾；5. 計(jì)算機(jī)工作于開(kāi)關(guān)和瞬時(shí)狀態(tài)的電路較多，瞬時(shí)產(chǎn)生的能量很大，干擾也就大；6. 計(jì)算機(jī)中使用的傳輸線常常需要作為具有分布參數(shù)特性的長(zhǎng)線理論去考慮和分析，而長(zhǎng)線有延時(shí)、波形畸變和受外界干擾等問(wèn)題，應(yīng)采取屏蔽和匹配等措施；7. 在計(jì)算機(jī)中，干擾信號(hào)以差模和共模兩種形態(tài)來(lái)表征干擾作用的存在；8. “計(jì)算機(jī)病毒”是計(jì)算機(jī)特有的干擾；9. 計(jì)算機(jī)是傳送信息的設(shè)備，一旦有用信息被泄漏，將會(huì)造成失密；10. 利用計(jì)算機(jī)硬件和軟件相結(jié)合的技術(shù)抑制EMI是計(jì)算機(jī)獨(dú)特的技術(shù)手段。二、計(jì)算機(jī)系統(tǒng)的電磁兼容設(shè)計(jì)根據(jù)計(jì)算機(jī)工作的特點(diǎn)和信息技術(shù)設(shè)備的EMC標(biāo)準(zhǔn)，在設(shè)計(jì)中應(yīng)考慮如下諸多方面：(一) 元器件的選擇和電路的分析是EMC設(shè)計(jì)的基礎(chǔ)。1元器件的精心選擇計(jì)算機(jī)是以數(shù)字邏輯電路為主，并以低電平傳輸信號(hào)。所用的數(shù)字集成電路(IC)既是干擾源，又是干擾的敏感器件。不同的器件其噪聲和延時(shí)指標(biāo)不同，在器件手冊(cè)中對(duì)噪聲容限等都有明確的規(guī)定，因此，器件需要精心選擇。邏輯器件的抗干擾性取決于噪聲容限。所謂噪聲容限，即迭加在器件輸入信號(hào)上的噪聲最大允許值。直流噪聲容限關(guān)系到器件的翻轉(zhuǎn)電壓，而交流噪聲容限則與器件的延時(shí)相關(guān)。一般認(rèn)為，MOS器件的抗擾性差，加之工作在低電壓、高速和高密度組裝，器件很易受外來(lái)干擾而觸發(fā)，造成誤動(dòng)作。所以，應(yīng)盡量選取小功率、低損耗、抗擾性強(qiáng)、溫度特性好和抗靜電的器件。如CMOS、HTL等。2電路的分析邏輯電路的噪聲，作為干擾源引起的電磁騷擾，是不容忽視的。在計(jì)算機(jī)電路設(shè)計(jì)中，人們往往注重邏輯功能的實(shí)現(xiàn)，而忽略隨之產(chǎn)生的干擾。然而，數(shù)字電路工作時(shí)，在發(fā)生“0”、“1”狀態(tài)或高、低電平變換的過(guò)程中，會(huì)有電流從電路流回源或流入地線。這種變化的電流將會(huì)在電源或地線的阻抗上產(chǎn)生電壓的波動(dòng)或電壓降。這也就是噪聲電壓。它會(huì)通過(guò)公共阻抗去竄擾其它電路，也會(huì)通過(guò)器件或互連線等輻射其干擾。尤其要注意的是數(shù)字電路工作在脈沖狀態(tài)，從付氏變換可知，脈沖信號(hào)的頻譜范圍很寬（主要是脈沖的上升沿和下降沿所決定的），其高次諧波的頻率可達(dá)千兆以上，遠(yuǎn)高于脈沖信號(hào)的工作頻率。我們知道，傳導(dǎo)騷擾隨頻率成正比增加，而輻射騷擾更是隨頻率的平方而增加。所以，在數(shù)字電路中，器件的翻轉(zhuǎn)速度越快，產(chǎn)生的干擾也就越大（高頻情況下，阻抗呈感性，噪聲電壓U=L(di/dt)。如MOS存儲(chǔ)器是以電容器充放電為基礎(chǔ)的電路，為提高存取速度，要求電容器快速充放電，所以瞬時(shí)的工作電流可高達(dá)百余毫安，工作頻率可在百兆以上，如果多片存儲(chǔ)器同時(shí)工作，將會(huì)在瞬間產(chǎn)生很大的噪聲電流，并引起電源電壓波動(dòng)，使電路工作電源電壓發(fā)生偏移，從而影響其他電路的穩(wěn)定工作，甚至發(fā)生錯(cuò)誤。在地線上產(chǎn)生的噪聲干擾（尖峰電壓）也會(huì)通過(guò)公共地阻抗去干擾其它電路。再如微處理器的各種時(shí)鐘電路，振蕩器電路以及驅(qū)動(dòng)器等周期性的脈沖電路都是典型的強(qiáng)干擾源。但它們又是計(jì)算機(jī)系統(tǒng)中不可缺少和無(wú)可取代的電路，只有在EMC設(shè)計(jì)中，通過(guò)精心選擇器件和全面分析電路并采取有效措施，使噪聲騷擾在產(chǎn)品或系統(tǒng)設(shè)計(jì)的初級(jí)階段即被抑制。3實(shí)現(xiàn)EMC的具體措施：1）在滿足功能要求的前提下，波形前、后沿的陡峭程度應(yīng)有所控制。盡量避免使用不必要的高速電路，以減少高頻輻射、竄擾和耦合干擾；2）對(duì)于安裝有高速電路的底板，應(yīng)建立正確的、良好的接地系統(tǒng)。如采用具有地線面的多層印制板，與各子線路板連接時(shí)，應(yīng)為每一個(gè)高速時(shí)鐘信號(hào)線、數(shù)據(jù)和地址信號(hào)線提供一條地線。還可在信號(hào)線和數(shù)據(jù)線上加鐵氧體磁珠等。3）高頻電路加裝去耦電容。如在存儲(chǔ)器等高速器件的電源引腳與接地腳之間，加小容值的高頻濾波電容（一般為0.001mf），以減小瞬態(tài)干擾的影響；對(duì)于印制電路，板上的電源入口處應(yīng)加足夠容量的低頻旁路電容，為整個(gè)電路板提供一個(gè)電流源，以補(bǔ)償電路板工作時(shí)所產(chǎn)生的噪聲電流，從而使電源電壓得以穩(wěn)定。4）在元器件和電路的布局上，注意各種不相容的電路，如數(shù)字與模擬、高速與低速、大電流與小電流、噪聲大的器件與敏感器件都應(yīng)分開(kāi)安排。對(duì)互聯(lián)線進(jìn)行濾波(如使用信號(hào)濾波器)，在電路之間采取屏蔽或隔離(如采用變壓器耦合，光電耦合等)。強(qiáng)電的饋線必須單獨(dú)走，絕不能與信號(hào)線混在一起，強(qiáng)信號(hào)線與弱信號(hào)線要正交而不能平行走線等等；5）線路中地線的連接要合理。電源地、信號(hào)地和機(jī)殼地要分開(kāi)，最后一點(diǎn)接地。為避免線間電磁場(chǎng)的耦合，電纜線應(yīng)屏蔽，而且，引線端口外露盡量短，或采用雙絞屏蔽線等；6）利用軟件技術(shù)提高微處理器的抗干擾能力(如“看門(mén)狗”技術(shù)等)。（二）印制電路板級(jí)的EMC設(shè)計(jì)印制電路板是計(jì)算機(jī)的基本部件，它的電磁兼容性直接關(guān)系到計(jì)算機(jī)系統(tǒng)的穩(wěn)定與可靠。一般來(lái)說(shuō)，元器件、電路和地線引起的騷擾都會(huì)在印制電路板上反映出來(lái)。在數(shù)字系統(tǒng)中，隨著時(shí)鐘頻率的大幅度提高，PCB板布局密度的不斷增加，極短的波長(zhǎng)會(huì)使高頻阻抗增加，小于1/4波長(zhǎng)的印制線會(huì)產(chǎn)生天線效應(yīng)，細(xì)間距會(huì)使線間耦合干擾嚴(yán)重等等。盡管遵照國(guó)標(biāo)GB4588.3印制電路板設(shè)計(jì)與使用標(biāo)準(zhǔn)進(jìn)行印制板的CAD設(shè)計(jì)，也有兼顧EMC的成分，然而，這與IC技術(shù)的發(fā)展對(duì)EMC提出的要求是遠(yuǎn)遠(yuǎn)不夠的。尤其對(duì)高速度、高密度、細(xì)間距、多引腳和多層板的表面貼裝來(lái)說(shuō)，還面臨許多新的技術(shù)難題。但是，在板級(jí)解決EMI問(wèn)題，終究比解決設(shè)備級(jí)（或系統(tǒng)級(jí)）EMI問(wèn)題付出的代價(jià)要小得多。因此，對(duì)PCB板的EMC設(shè)計(jì)，應(yīng)給予足夠的重視。1、PCB板的布局設(shè)計(jì)要合理，這是解決板級(jí)EMC的重要環(huán)節(jié)。根據(jù)線路和功能設(shè)計(jì)的需要，印制板可采用單層、雙層和多層。對(duì)于高速邏輯電路和復(fù)雜的巨型計(jì)算機(jī)，只有采用多層印制板，才能較好地解決電磁兼容性問(wèn)題。1）多層印制板的層數(shù)與層間的安排視布線的密集程度及EMC的要求而定。其基本原則是電源平面應(yīng)靠近接地層。所以，除元器件在表層外，內(nèi)層分別為電源層、接地層和信號(hào)線層。電源層應(yīng)緊貼地線層，而且電源層在下，利用兩層間的電容作為電源的去耦電容，而且，接地層還可對(duì)電源層上分布的輻射電流起屏蔽作用，從而抑止供電線路和公共阻抗上的噪聲。信號(hào)線層應(yīng)與接地層相鄰，加大信號(hào)線與地線面之間的分布電容，以抑止噪聲向空間輻射的能力。尤其在高頻，回流線要走靠近信號(hào)線的路徑（地線面提供最佳回流路徑）以達(dá)信號(hào)環(huán)路面積最小，阻抗最小（環(huán)路面積越小，環(huán)路電感越小）。從而減小了輻射。圖321為多層印制板示意圖。元件層(面) 接地層(面) 電源層（面）圖3-2-2 PCB板功能模塊布局圖 電源模塊、低速邏輯中頻、中速邏輯高頻和高頻邏輯圖321多層印制板示意圖2）模擬和數(shù)字電路應(yīng)分層布線，地和電源也要分開(kāi)，以達(dá)到板上各電路之間的相互兼容。3）元器件在板上的布局應(yīng)按電源電壓、電路的速度快慢及電流的大小等分組布線，如時(shí)鐘、振蕩器等主要騷擾源，應(yīng)單獨(dú)布線，遠(yuǎn)離敏感電路，與其它功能塊隔離，自身屏蔽等。各種連接器電纜應(yīng)盡量從印制板的一側(cè)引出。圖322為印制板各功能模塊布線位置示意圖。 2、采用去耦技術(shù)，以抑制噪聲。即可在PCB板的外接電源和器件電源上加接對(duì)地去耦電容。用來(lái)慮除高速器件在電源上引起地騷擾電流，從而保持電源的平穩(wěn)和潔凈。關(guān)鍵是選好電容量和接入電容的地點(diǎn)。一般來(lái)說(shuō)，器件上加局部去耦電容(如0.1mf/0.01mf)，而整體去耦（或旁路）電容則加在靠近PCB板外接電源線入口與地之間，其值應(yīng)大于PCB板所有負(fù)載電容的50倍以上。另外，在I/O連接器、時(shí)鐘發(fā)生器附近，也都應(yīng)加旁路電容。還由于電容器具有自諧振頻率，故需選擇自諧振頻率高的電容器。電容器材料對(duì)溫度敏感，故需選擇溫度系數(shù)好的電容器。1、 堅(jiān)持PCB板級(jí)的EMCCAD軟件布線設(shè)計(jì)是消除EMI隱患的有效方法。該類(lèi)軟件包括在原有的PCBCAD軟件基礎(chǔ)上擴(kuò)充EMC功能，也可以是完整的EMC專(zhuān)用軟件，以及可視化的電磁場(chǎng)分析軟件等。4、高密度電子組裝技術(shù)是抑制EMI的有效措施之一。5、為避免線路板邊緣的信號(hào)線或電源線上產(chǎn)生電流的強(qiáng)輻射。可采用地線面外延和關(guān)鍵