微機(jī)原理及應(yīng)用技術(shù)課件ppt(朱金鈞)02.ppt

8086微處理器及其系統(tǒng) 第2章 2 18086微處理器2 28086系統(tǒng)的存儲器及I O組織2 38086系統(tǒng)配置2 48086CPU的操作時序2 580386微處理器2 680486微處理器2 7Pentium微處理器 執(zhí)行部件 EU 總線接口部件 BIU 2 1 18086CPU的結(jié)構(gòu) 8086微處理器 2 1 執(zhí)行部件 內(nèi)部寄存器 算術(shù)邏輯運算單元 ALU 及標(biāo)志寄存器 內(nèi)部控制邏輯電路 內(nèi)部寄存器 四個通用數(shù)據(jù)寄存器AX BX CX DX均可用作16位寄存器也可用作8為寄存器 用作8位寄存器分別記作 AH AL BH BL CH CL DH DL BX可用作間接尋址的地址寄存器和基地址寄存器 BH BL可用作8位通用數(shù)據(jù)寄存器 有些指令約定以AX 或AL 為源或目的寄存器 AX AH AL 累加器 BX BH BL 基址寄存器 通用寄存器 8086共有8個16位的內(nèi)部寄存器 分為兩組 通用寄存器 指針和變址寄存器 除用作通用寄存器外 在I O指令中可用作端口地址寄乘除指令中用作輔助累加器 CX CH CL 計數(shù)寄存器 DX DH DL 數(shù)據(jù)寄存器 CX在循環(huán)和串操作中操作中充當(dāng)計數(shù)器 指令執(zhí)行后CX內(nèi)容自動修改 指針和變址寄存器 BP BasicPointerRegister 基址指針寄存器 SP StackPointerRegister 堆棧指針寄存器 SI SourceIndexRegister 源變址寄存器 DI DestinationIndexRegister 目的變址寄存器 算術(shù)邏輯單元 ALU 及標(biāo)志寄存器 標(biāo)志寄存器 FlagRegister 共有16位 其中7位未用 標(biāo)志寄存器內(nèi)容如圖 1 條件標(biāo)志 共6位 用于寄存程序運行的狀態(tài)信息 這些標(biāo)志往往用作后續(xù)指令判斷的依據(jù) 2 控制標(biāo)志 共3位 用于控制機(jī)器或程序的某些運行過程 8 7654321 0 1514131211109 條件標(biāo)志 CF CarryFlag 進(jìn)位標(biāo)志 反映在運行結(jié)果的最高位有無進(jìn)位或錯位 PF ParityFlag 奇偶標(biāo)志 反映運算結(jié)果中 1 的個數(shù)的奇偶性 主要用于判斷數(shù)據(jù)傳送過程中是否出錯 AF AuxiliaryFlag 輔助進(jìn)位標(biāo)志 加減運算時 若D3向D4產(chǎn)生了進(jìn)位或錯位則AF 1 否則AF 0 在BCD碼運算時 該標(biāo)識用于十進(jìn)制調(diào)整 反映計算結(jié)果是否為0 若結(jié)果為零則ZF 1 否則ZF 0 SF SignFlag 符號標(biāo)志 反映計算結(jié)果最高位及符號位的狀態(tài) 如果運算結(jié)果的最高位為1則SF 1 對帶符號數(shù)即為負(fù)數(shù) 否則SF 0 對帶符號數(shù)即為正數(shù) OF OverflowFlag 溢出標(biāo)志 反映運算結(jié)果是否超出了帶符號數(shù)的表數(shù)范圍 ZF ZeroFlag 零進(jìn)位 控制標(biāo)志 共3位 用于控制機(jī)器或程序的某些運行過程 DF DirectionFlag 方向標(biāo)志 用于串處理指令中控制串處理的方向 IF InterruptFlag 中斷允許標(biāo)志 用于控制CPU是否允許相應(yīng)可屏蔽中斷請求 TF trapflag 陷阱標(biāo)志 用于單步操作 內(nèi)部控制邏輯電路 5 I O控制邏輯 是CPU外部三總線 AB DB CB 的控制電路 它控制CPU與其他部件交換數(shù)據(jù) 地址 狀態(tài)及控制信息 4 指令隊列緩沖器 是一個與CPU速度相匹配的高速緩沖寄存器 3 指令指針寄存器 IP 又稱程序計數(shù)器 是16位寄存器 2 地址加法器 用于產(chǎn)生20位物理地址 1 段地址寄存器 CS DS SS ES 用于存放段地址的寄存器稱為段寄存器 根據(jù)其主要用途 計有代碼段寄存器CS 數(shù)據(jù)段寄存器DS 堆棧段寄器SS 附加段寄存器ES 總線接口部件 8086CPU引腳的功能 8086總線周期 8086CPU的引腳及功能 2 1 2 8086總線周期 8086總線周期 圖2 3典型的8086總線周期時序 CPU向多路復(fù)用總線上發(fā)送地址信息 指出要尋址的內(nèi)存單元地址或I O端口地址 T2狀態(tài) CPU從總線上撤消地址 使總線低16位呈現(xiàn)高阻狀態(tài) 為數(shù)據(jù)傳輸作準(zhǔn)備 T3狀態(tài) A19 A16上狀態(tài)信息不變 總線低16位上出現(xiàn)CPU要寫出的數(shù)據(jù)或準(zhǔn)備讀入的數(shù)據(jù) T4狀態(tài) 總線周期結(jié)束 若為總線周期則在T4前沿將數(shù)據(jù)讀入CPU T1狀態(tài) 1 GND 地 和Vcc電源 Vcc引腳接 5V電源 GND引腳接地 2 AD15 AD0 AddressDataBus 地址 數(shù)據(jù)復(fù)用引腳 雙向 三態(tài) 3 A19 S6 A16 S3 Address Status 地址 狀態(tài)復(fù)用引腳 輸出 三態(tài) 4 BHE S7 BusHighEnable Status 高8位數(shù)據(jù)線允許 狀態(tài)復(fù)用引腳 輸出 三態(tài) 8086CPU的引腳及功能 在最小模式和最大模式下的通用引腳 表2 1S3 S4代碼組合的意義 表2 2BHE與A0信號的意義 INTR InterruptRequest 可屏蔽中斷請求引腳 輸入 高電平有效 RD Read 讀信號 輸出 三態(tài) 低電平有效 CLK Clock 時鐘輸入引腳 RESET Reset 復(fù)位引腳 輸入 高電平有效 READY Ready 準(zhǔn)備好引腳 輸入 高電平有效 11 TEST Test 測試引腳 輸入 低電平有效 12 MN MX Minimum MaximumModeControl 最小 最大模式控制引腳 輸入 5 NMI Non MaskableInterrupt 非屏蔽終端請求引腳 輸入 8086系統(tǒng)的存儲器及I O組織 2 2 18086系統(tǒng)的存儲器的結(jié)構(gòu) 8086系統(tǒng)的存儲器結(jié)構(gòu) 8086系統(tǒng)的存儲器的地址 8086系統(tǒng)內(nèi)存地址的一些專用區(qū)域 2 2 8086系統(tǒng)的存儲器結(jié)構(gòu) 000001 000003 FFFFF FFFFE 000002 000000 圖2 5存儲體地址空間分配 2 7a 從偶地址讀寫一個字節(jié) BHEA0 10 AD15 AD8上的數(shù)據(jù)被忽略 字節(jié)內(nèi)容通過AD7 AD0傳送 a 從偶地址讀一個字節(jié) 2 7b 從奇地址讀寫一個字節(jié) BHEA0 01 在AD15 AD8上傳送的數(shù)據(jù)有效 AD7 AD0上的數(shù)據(jù)被忽略 b 從偶地址讀一個字 從偶地址讀寫一個字 BHEA0 00 AD15 AD0上傳送的數(shù)據(jù)同時有效 以上三種讀寫操作都是在一個總線周期中完成的 2 7c 被讀的字節(jié) 忽略的字節(jié) X Y X 存儲器 8086CPU 10050H 10051H c 從奇地址讀一個字節(jié) 2 7d 從奇地址讀寫一個字 這種操作要占用兩個總線周期 d 從奇地址讀一個字節(jié) 8086系統(tǒng)的存儲器的地址 CS 2000HIP 1000H物理地址 21000HCS 2100HIP 0000H物理地址 21000H 物理地址的計算公式 物理地址 端地址 16 偏移地址段地址的引入 為程序在內(nèi)存中浮動創(chuàng)造了條件 一般用戶程序只涉及偏移地址 同一物理地址可以有不同的段地址和偏移地址表示 例如 8086系統(tǒng)內(nèi)存地址的一些專用區(qū)域 0000 003FFH1KB空間用于存放中斷向量表 可存放256個中斷服務(wù)程序的入口地址 每個地址占4字節(jié) B0000 B0FFFH4KB為單色顯示器顯示緩沖區(qū) 存放屏幕當(dāng)前顯示字符的ASCII碼 B8000 BBFFFH16KB為彩色顯示器顯示緩沖區(qū) 存放屏幕當(dāng)前像素代碼 FFFF0H啟動地址 一般用來存放一條無條件轉(zhuǎn)移指令 轉(zhuǎn)到系統(tǒng)初始化程序 8086系統(tǒng)配置 2 3 1最小模式和最大模式的概念 最小模式最大模式 為了適應(yīng)各種場合的要求 8086 8088CPU在設(shè)計中提供了兩種工作模式 即最小模式和最大模式 實際機(jī)器中究竟工作在哪一種模式 根據(jù)需要有硬件連接決定 2 3 8086系統(tǒng)的I O組織 8086系統(tǒng)有專有的輸入 IN 輸入 OUT 令 用于外設(shè)端口 即外設(shè)接口中的內(nèi)部寄存器 的尋址 2 2 2 最小模式 最大模式 如果系統(tǒng)中包括兩個以上處理器 其一個為8086 8088作為主處理器 其它處理器作為協(xié)處理器 這樣的系統(tǒng)成為最大模式系統(tǒng) 如果系統(tǒng)中只有一個微處理器8086 或8088 所有由它產(chǎn)生 則系統(tǒng)中總線控制邏輯信號可先減少到最小 因此稱這種系統(tǒng)為最小模式系統(tǒng) 最小模式系統(tǒng) 當(dāng)系統(tǒng)只有一個微處理器8086時 將MN MX引腳接向 5V 構(gòu)成最小模式系統(tǒng) 其原理如圖2 8 1 最小模式系統(tǒng)典型配置2 8284時鐘發(fā)生器與8086的連接如圖2 93 地址鎖存器8282與8086的連接如圖2 104 總線驅(qū)動器8286與8086的連接如圖2 11 2 3 2 其他控制信號 1 M IO Memory Input Output 及WR信號 輸出 三態(tài) 這兩個信號與RD信號盒起來決定系統(tǒng)中數(shù)據(jù)傳出的方向 其組合集對應(yīng)功能表2 4 5 表2 4M IO RD及WR信號的功能 3 HLDA HoldAcknowledge 總線請求響應(yīng)信號 輸出 高電平有效 4 INTN InterruptAcknowledge 中斷響應(yīng)信號 輸出 三態(tài) 低電平有效 5 ALE AddressLatchEnable 地址鎖存允許信號 輸出 高電平有效 6 DEN DataEnable 數(shù)據(jù)允許信號 輸出 三態(tài) 低電平有效 7 DT R DataTransmit Recieve 數(shù)據(jù)收發(fā)控制信號 輸出 三態(tài) HOLD HoldRequest 2 總線保持請求信號 輸入 高電平有效 最大模式系統(tǒng) 將MN MX引腳接地就構(gòu)成了8086CPU的最大工作模式 最大模式下的有關(guān)引腳信號8288總線控制器最大模式的系統(tǒng)配置 2 3 3 最大模式下的有關(guān)引腳信號 QS0 QS1 InstructionQueueStatus 指令隊列狀態(tài)信號 輸出 表2 5QS1 QS0代碼組合含義 S2 S1 S0 BuscycleStatus 總線狀態(tài)信號 輸出 3 LOCK Lock 總線封鎖信號 輸出 低電平有效 4 RQ GT1 RQ GT0總線請求 允許信號雙向 2 表2 6S2 S1 S0的代碼組合操作 8288總線控制器 在最大模式系統(tǒng)中要用到總線控制器8288 它根據(jù)CPU提供的S2 S1 S0信號產(chǎn)生各種總線控制信號 8288邏輯框圖2 12 S2 S1 S0來自8286CPU的狀態(tài)信號 8288對這些狀態(tài)進(jìn)行譯碼產(chǎn)生相應(yīng)的總線命令信號和輸出控制信號 CLK時鐘輸入端 通常接8284的CLK端 AEN地址允許信號 輸入 5 IOB總線方式控制信號 輸入 8288有兩種工作方式 1 當(dāng)IOB為低時 8288工作于系統(tǒng)總線方式 多處理器系統(tǒng) 2 IOB為高時 8288工作于局部總線方式 單處理器系統(tǒng) CEN命令允許信號 4 輸入 6 AIOWC超前I O寫命令 輸出 在總線周游該信號提前一個時鐘周期發(fā)出I O寫命令 以便于I O設(shè)備早作準(zhǔn)備 7 AMWC超前存儲器寫命令 輸出 其功能與AIOWC信號相似 8 IOWCI O寫命令 輸出 只是數(shù)據(jù)總線上數(shù)據(jù)有效 可將數(shù)據(jù)寫入被選中的I O端口 10 MRDC MWTC存儲器讀和存儲器寫命令 輸出 11 MCE PDEN輸出 總線總模塊允許 外部數(shù)據(jù)允許雙功能信號 12 INTA DT R ALE及DEN與8086最小模式的相應(yīng)引腳信號功能相同 只有DEN信號的相位與最小模式相應(yīng)引腳的相位相反 輸出 通知外設(shè)端口將數(shù)據(jù)發(fā)送到數(shù)據(jù)總線上 IORCI O讀命令 9 8086CPU的操作時序 2 4 18086CPU的復(fù)位操作時序 2 4 圖2 148086的復(fù)位時序 浮空 三態(tài)們輸出信號 內(nèi)部RESET RESET輸入 CLK 最小模式下的總線讀周期 2 4 2 1 T1狀態(tài) 在T1狀態(tài) 地址鎖存允許信號ALE有效 輸出一個正脈沖 在其下降時 將地址鎖入8282地址鎖存器 2 T2狀態(tài) 在T2狀態(tài) 地址信號消失 地址 數(shù)據(jù)復(fù)用總線進(jìn)入高阻狀態(tài) 為總線讀操作作準(zhǔn)備 3 T3狀態(tài) 在T3狀態(tài)內(nèi)存或I O端口將數(shù)據(jù)送上數(shù)據(jù)總線 4 T4狀態(tài) 在T4前沿CPU將數(shù)據(jù)讀入 總線周期完成 最小模式下的總線寫周期 2 4 3 1 T1狀態(tài) T1狀態(tài)的操作與總線讀相同 即M IO應(yīng)在T1前沿之前有效 2 T2狀態(tài) A19 S6 A16 S3引腳輸出狀態(tài)信息S6 S3 AD15 AD0復(fù)用總線上輸出要寫出的數(shù)據(jù) 并一直保持到T4中部 3 T3狀態(tài)及Tw 在T3狀態(tài)中 T2狀態(tài)有效的信號繼保持有效 繼續(xù)向外部寫數(shù)據(jù) 4 T4狀態(tài) 總線寫狀態(tài)結(jié)束 所有控制信號變?yōu)闊o效狀態(tài) 所有三態(tài)總線變?yōu)楦咦钁B(tài) 最大模式下的總線讀周期 2 4 4 1 T1狀態(tài) CPU經(jīng)過A19 S6 A16 S3 AD15 AD0送出20位地址信號及BHE信號 2 T2狀態(tài) CPU送出狀態(tài)信號S7 S3 并將地址數(shù)據(jù) 復(fù)用總線置為高阻狀態(tài) 已準(zhǔn)備數(shù)據(jù)讀入 3 T3狀態(tài) T3狀態(tài)中 S2 S0全部上升為高電平 進(jìn)入無源狀態(tài) 并一直繼續(xù)到T4 4 T4狀態(tài) 一個總線周期結(jié)束 數(shù)據(jù)從總線上撤銷 數(shù)據(jù) 地址總線進(jìn)入高阻狀態(tài) 最大模式下的總線寫周期 2 4 5 1 T1狀態(tài) A19 S6 A16 S3及AD15 AD0輸出地址信號 2 T2狀態(tài) 總線控制器輸出DEN高電平使總線驅(qū)動器使能 提前的存儲器寫信號AMWC或I O寫信號AIOWC降為低電平 3 T3狀態(tài) 總線控制器是普通的寫控制信號MWTC或IOWC生效 4 T4狀態(tài) 總線寫周期結(jié)束 A19 S6 A19 S3 AD15 AD0復(fù)用總線變?yōu)楦咦锠顟B(tài) 80386微處理器 80386共有34個寄存器 按功能可分為 2 5 1寄存器組 通用寄存器段寄存器段描述符寄存器狀態(tài)和控制寄存器系統(tǒng)地址寄存器調(diào)試寄存器測試寄存器 2 5 最小模式下的總線保持 即總線請求 響應(yīng) 周期 2 4 6 最大模式下的總線請求 允許周期 2 4 7 通用寄存器 六個16位段寄存器如下 段寄存器 8個通用寄存器和8086通用寄存器相同 只擴(kuò)展到32位 寄存器名字前加一個字符E 即 EAX EBX ECX EDX ESI EBP ESP 仍然支持8位和16位操作 用法和8086系統(tǒng)相同 CS代碼段寄存器 DS數(shù)據(jù)段寄存器 SS堆棧段寄存器 ES FS GS為三個附加段寄存器 段描述符寄存器 64位的段描述符寄存器對程序員是不可見的 為了加快對內(nèi)存中描述符表的查詢速度 在段選擇符內(nèi)容裝入時 段描述符同時裝入段描述符寄存器 狀態(tài)和控制寄存器 標(biāo)識寄存器EFLAGS指令指針寄存器EIP四個控制寄存器CR0 CR3 它由 組成 系統(tǒng)地址寄存器 80386為調(diào)試提供了硬件支持 芯片內(nèi)設(shè)有DR0 DR7八個調(diào)試寄存器 80386有四個系統(tǒng)地址寄存器 GDTRIDTRTRLDTR 調(diào)試寄存器 測試寄存器 80386有8個32位的測試寄存器 80386的存儲管理與保護(hù)功能 1 邏輯地址與段選擇符 圖2 26段選擇符的格式 210 2 段描述符的格式及保護(hù)功能 3 分頁存儲管理及保護(hù) 2 5 3 80386的地址轉(zhuǎn)換 2 5 2 圖2 27段描述符 DPL 類型 31 0 0 4 字節(jié)地址 圖2 28頁目錄描述符和頁表描述符格式 311211109876543210 頁目錄描述符 311211109876543210 頁表描述符 1 總線接口部件 2 指令預(yù)取部件 它負(fù)責(zé)從存儲器取出指令 有一個能容納16字節(jié)的指令隊列 3 指令譯碼部件 從預(yù)取部件中取出指令 進(jìn)行譯碼 1 指令流水線 2 5 4 80386的流水線結(jié)構(gòu) 2 執(zhí)行部件 3 地址流水線 執(zhí)行部件由包括控制在內(nèi)的控制部件 寄存器 算術(shù)邏輯運算部件和對存儲保護(hù)功能進(jìn)行測試的測試部件組成 地址流水線由分段部件 分頁部件和與指令流水線共享的總線接口部件組成 80486微處理器 2 6 180486微處理器的特點 兼容性 全32位的整數(shù)處理器 獨立的32位地址 數(shù)據(jù)總線 可直接尋址4GB的物理地址空間 單時鐘周期執(zhí)行 片上浮點處理單元支持32位 64位和80位的浮點運算 在二進(jìn)制上與8087 80287 80387兼容 片上存儲管理單元 2 6 7 帶有高速緩存支持系統(tǒng)的片上高速緩存 8 外部CACHE控制 指令流水線 成組周期 BurstCycle 寫緩沖器 總線背關(guān) BusBackoff 指令重新執(zhí)行 總線寬度動態(tài)可變 80486微處理器的內(nèi)部結(jié)構(gòu) 圖2 3180486的內(nèi)部流水線 2 6 2 總線接口單元 總線接口單元用于數(shù)據(jù)傳輸 指令預(yù)取和處理其內(nèi)部單元與外部系統(tǒng)的控制功能 地址收發(fā)和驅(qū)動 數(shù)據(jù)總線收發(fā) 總線寬度控制 寫緩沖 總線周期和總線控制 奇偶性的產(chǎn)生和控制 CACHE控制 2 3 指令預(yù)取單元4 高速緩沖 CACHE 單元5 指令譯碼單元6 控制單元7 整數(shù) 數(shù)據(jù)通路 單元8 浮點單元9 分段單元10 分頁單元 Pentium微處理器 2 7 1Pentium體系結(jié)構(gòu)的特點 單靠增加芯片的集成度還不足以提高CPU的整體性能 為此 Intel在Pentium的設(shè)計中采用了新的體系結(jié)構(gòu) 圖2 32 Pentium新型體系結(jié)構(gòu)的特點可以歸納為以下四個方面 超標(biāo)量流水線獨立的指令CACHE和數(shù)據(jù)