數(shù)字電路 綜合復(fù)習(xí)題集合及答案.doc

數(shù)字電路綜合復(fù)習(xí)題及答案一、填空題1半導(dǎo)體具有三種特性，即：熱敏性、光敏性和_性。2集電極反向飽和電流ICBO是指發(fā)射極_時，集電極與基極之間加反向電壓時測得的集電極電流，良好的三極管該值較_。3邏輯函數(shù)的反演規(guī)則指出，對于任意一個函數(shù)F，如果將式中所有的_互換，_互換，_互換，就得到F的反函數(shù)F。4格雷碼又稱_碼，其特點是任意兩個相鄰的代碼中有_位二進(jìn)制數(shù)位不同。 5從TTL反相器的輸入伏安特性可以知道兩個重要參數(shù)，它們是_和_。6 輸出n位代碼的二進(jìn)制編碼器，一般有 _個輸入信號端。7全加器是指能實現(xiàn)兩個加數(shù)和_三數(shù)相加的算術(shù)運算邏輯電路。8 時序電路除了包含組合電路外，還必須包含具有記憶功能的_電路。因此，僅用一般的邏輯函數(shù)描述時序電路的邏輯功能是不夠的，必須引進(jìn)_ 變量。9要使觸發(fā)器實現(xiàn)異步復(fù)位功能（Qn+1=0），應(yīng)使異步控制信號（低電平有效）RD=_，SD=_。10JK觸發(fā)器當(dāng)J=K=_時，觸發(fā)器Qn+1=Qn。11n位二進(jìn)制加法計數(shù)器有_個狀態(tài)，最大計數(shù)值為_。 12用555定時器構(gòu)成的 單穩(wěn)態(tài)觸發(fā)器，若充放電回路中的電阻、電容分別用R、C表示，則該單穩(wěn)態(tài)觸發(fā)器形成的脈沖寬度tw_。13施密特觸發(fā)器具有兩個_狀態(tài)，當(dāng)輸出發(fā)生正跳變和負(fù)跳變時所對應(yīng)的_電壓是不同的。14組成ROM電路中的輸出緩沖器一般由三態(tài)門組成，其作用一是實現(xiàn)對輸出狀態(tài)的_控制，二是提高帶負(fù)載能力。15當(dāng)RAM的字?jǐn)?shù)夠用、位數(shù)不夠用時，應(yīng)擴展位數(shù)。其方法是將各片RAM的_端、R/W端 和CS端并聯(lián)起來即可。二、選擇題1與晶體三極管組成的電路相比，MOS管組成電路的主要特點是 _ 。 a電流控制； b輸入電阻高； c帶負(fù)載能力強 2下列數(shù)碼均代表十進(jìn)制數(shù)6，其中按余3碼編碼的是_。a0110； b 1100； c1001 3 已知邏輯函數(shù)Y=AB+AB+AB，則Y的最簡與或表達(dá)式為_。 aA； bA+AB； c A+B； dA+B4TTL與非門扇出系數(shù)的大小反映了與非門_能力的大小。a抗干擾； b帶負(fù)載； c 工作速度 5 如果采用負(fù)邏輯分析，正或門即_。a負(fù)與門； b負(fù)或門； c或門6七段顯示譯碼器，當(dāng)譯碼器七個輸出端狀態(tài)為abcdefg=0011111時（高點平有效），譯碼器輸入狀態(tài)（8421BCD碼）應(yīng)為_。a0011； b0110； c0101； d01007 一個8選1數(shù)據(jù)選擇器，其地址輸入端（選擇控制輸入端）的個數(shù)應(yīng)是_個。 a2； b3； c4； d8 8要實現(xiàn)輸入為多位、輸出為多位的功能，應(yīng)選用中規(guī)模集成_組件。 a編碼器； b譯碼器； c數(shù)據(jù)選擇器； d數(shù)值比較器9對于J-K觸發(fā)器，若J=K，則可完成_觸發(fā)器的邏輯功能。aR-S； bD； cT； dJ-K103個移位寄存器組成的扭環(huán)形計數(shù)器，最多能形成_個狀態(tài)的有效循環(huán)。 a3； b4； c6； d811 555定時器輸入端UI1端（管腳6）、 UI2 端（管腳2）的電平分別大于 UDD和 UDD時（復(fù)位端RD=1），定時器的輸出狀態(tài)是_。 a0 ； b1 ； c原狀態(tài) 12555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器的觸發(fā)電壓ui 應(yīng)_ UDD。 a大于； b小于； c等于； d任意13只讀存儲器ROM的功能是_。a只能讀出存儲器的內(nèi)容且斷電后仍保持； b只能將信息寫入存儲器； c可以隨機讀出或?qū)懭胄畔ⅲ?d只能讀出存儲器的內(nèi)容且斷電后信息全丟失14用_片1k4 的ROM可以擴展實現(xiàn)8k4 ROM的功能。a4； b8； c16； d32三、簡述題。1最小項的性質(zhì)。2組合電路產(chǎn)生競爭冒險的原因及常用的消除競爭冒險的方法。3用中規(guī)模集成計數(shù)器構(gòu)成任意進(jìn)制計數(shù)器的三種方法及各自的原理。四、分析、設(shè)計、化簡題41 將下列邏輯函數(shù)化簡成最簡與或表達(dá)式。（1）Y1=ABC+AB+AD+C+BD（用公式法） （2）Y2=ABC+ABD+ABC+ACD （BC+BD=0） （3）Y3（A，B，C，D）=S m（2，3，7，8，11，14）+S d （0，5，10，15） 42 TTL電路如圖42 (a)所示，寫出輸出Y的邏輯表達(dá)式，試根據(jù)圖（b）的波形畫出輸出Y 的波形。 （a） （b）圖4243 試用以下幾種組件分別實現(xiàn)邏輯函數(shù)F = AB + AC + BC （1）四選一數(shù)據(jù)選擇器（四選一數(shù)據(jù)選擇器的邏輯功能見式4.3.1）； （2）3線8線譯碼器T4138（邏輯功能見式4.3.2）；數(shù)據(jù)選擇器和譯碼器的外部引線排列示意圖分別見圖4.3.1和圖4.3.2， T4138選通時，S11，S2S30。 Y=（D10A2A1+ D11A2A1+ D12A2A1+ D13A2A1）S （ 式4.3.1）（ 式4.3.2） 圖4.3.1 圖4.3.244 分析圖4.4電路，2線4線譯碼器的功能表達(dá)式見式4.4。（1）寫出輸出F的表達(dá)式；（2）填表4.4；（3）說明圖4.4電路的功能。Y0=A1A0， Y1=A1A0， Y2=A1A0， Y3=A1A0 （式44）A1 A0F0 00 11 01 1表4.4 圖4.4 45 兩片3線8線譯碼器連成的電路如圖4.5所示。3線8線譯碼器T4138邏輯功能表達(dá)式見式4.5，正常工作時S11，S2S30。分析電路，填寫真值表（見表4.5），說明電路功能。圖 4.5 （式4.5）表4.5輸入輸出輸入輸出D3D2 D1 D0Y0Y1Y2Y3Y4Y5Y6Y7 D3D2 D1 D0Y8Y9Y10Y11Y12Y13Y14Y1500 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 46 電路如圖4.6所示，圖中 均為2線4線譯碼器。1欲分別使譯碼器 處于工作狀態(tài)，對應(yīng)的C、D應(yīng)輸入何種狀態(tài)（填表4.6.1）；2試分析當(dāng)譯碼器工作時，請對應(yīng)A、B的狀態(tài)寫出Y10 Y13的狀態(tài)（填表4.6.2）；3說明圖4.6電路的邏輯功能。2線4線譯碼器的功能見式4.6，工作時S = 0。 （式4. 6） 圖4.6表4.6.1 表4.6.2 處于工作狀態(tài) 的譯碼器C D應(yīng) 輸入的狀態(tài) C DA B Y10 Y11 Y12 Y13 0 0 0 1 1 0 1 147 觸發(fā)器電路如圖4.7 (a) 所示，寫出觸發(fā)器輸出端Q 的表達(dá)式并根據(jù)圖 (b) 給定的波形 ，對應(yīng)畫出各輸出端Q的波形。設(shè)各觸發(fā)器的初始狀態(tài)均為“0”。 （a） （b）圖4.748 觸發(fā)器電路如圖4.8(a) 所示，寫出觸發(fā)器輸出Q 的表達(dá)式并根據(jù)圖 (b) 給定的波形 ，對應(yīng)畫出各輸出端Q的波形。設(shè)各觸發(fā)器的初始狀態(tài)均為“0”。 （a） (b)圖4.849 觸發(fā)器電路如圖4.9 (a) 所示，寫出觸發(fā)器輸出端Q 的表達(dá)式并根據(jù)圖 (b) 給定的波形，對應(yīng)畫出各輸出端Q的波形。設(shè)各觸發(fā)器的初始狀態(tài)均為“0”。 (a) （b）圖4. 9410 十進(jìn)制計數(shù)器T4160構(gòu)成的計數(shù)器電路如圖4. 10所示。T4160的功能見表4. 10。（1）分析該電路是幾進(jìn)制計數(shù)器，畫出狀態(tài)轉(zhuǎn)換圖；（2）若改用復(fù)位法，電路該如何連接，畫出連線圖。表4.10CPRD LDS1 S2 工作狀態(tài)圖4. 10 0 1 0 1 1 1 1 1 1 0 1 01 1 清 零 預(yù)置數(shù)保持(包括C)保持(C0) 計 數(shù)411 電路如圖4.11所示。3線-8線譯碼器的功能表達(dá)式參見式45，十進(jìn)制計數(shù)器的功能參見表410。（1）說明虛線框內(nèi)的電路為幾進(jìn)制計數(shù)器，畫出狀態(tài)轉(zhuǎn)換圖；（2）說明整個電路實現(xiàn)什么功能。圖4.11412 由4位同步二進(jìn)制計數(shù)器T4161組成的電路如圖4.12， T4161的功能參見表4. 10。試求：（1）當(dāng)預(yù)置數(shù)輸入端D3D2D1D0分別為0011和0101時，計數(shù)器的計數(shù)進(jìn)制各為多少？ （2）畫出兩種情況下的狀態(tài)轉(zhuǎn)換圖。 圖4.12 413 分析圖4.13計數(shù)器電路的功能，分別寫出M =1和M =0時LD的表達(dá)式，說明當(dāng)M =1和M =0時電路的進(jìn)制。T4161為四位二進(jìn)制加法計數(shù)器，其功能參見表4.10。 圖4.13414 試用四位二進(jìn)制加法計數(shù)器T4161芯片構(gòu)成十三進(jìn)制加法計數(shù)器，其狀態(tài)轉(zhuǎn)換圖見圖4.14（a），T4161的外部引線排列見圖4.14（b）、功能參見表4.10。 （a） （b）圖4.14415電路如圖4.15所示。分析電路，說明它是幾進(jìn)制加（減）法計數(shù)器，畫出狀態(tài)轉(zhuǎn)換圖。如果要使電路實現(xiàn)相應(yīng)的逆運算，電路應(yīng)如何連接，畫出電路連接圖。T4191是四位同步可逆計數(shù)器，其功能見表4.15所示。表4.15 S LD M CP 工 作 狀 態(tài) 圖4.150 1 0 0 1 1 0 1 1 加 法 計 數(shù) 減 法 計 數(shù) 預(yù) 置 數(shù) 保 持 416 555定時器見圖4.16（a）所示。（1）試用圖（a）所示的555定時器構(gòu)成一個施密特觸發(fā)器，畫出連線圖； （2）定性畫出該施密特觸發(fā)器的電壓傳輸特性； （3）若電源電壓Ucc=6V，輸入電壓為圖（b）所示的三角波，對應(yīng)畫出輸出uo的波形。（a） （b）圖4.16 417 試用圖4.17 的ROM設(shè)計一個全加器，全加器的真值表見表4.17，寫出輸出F1 F0的表達(dá)式，并在其輸出交叉點上標(biāo)出連接狀態(tài)圖。 圖4. 17表4. 17A2A1A0F1 F0A2A1A0F1 F00000010100110 0 1 0 1 0 0 11001011101111 0 0 1 0 1 1 1 4.18 分析圖4.18所示電路功能，對應(yīng)CP畫出QA、QB、QC和Y的波形，設(shè)觸發(fā)器的初始狀態(tài)為0。八選一數(shù)據(jù)選擇器的功能見式4.18。 Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6 +A2A1A0D7 （式4.18） 圖4.18 練習(xí)題參考答案一、填空題1摻雜； 2開路，??； 3與、或運算， 0、1，原變量、反變量；4循環(huán)，一； 5輸入短路電流，輸入漏電流； 62n；7(低位)進(jìn)位信號； 8存儲，時間； 90，1； 101；112 n ；2 n-1； 1211RC 13穩(wěn)定，輸入；14三態(tài) 15地址輸入端二、選擇題1b； 2c； 3c； 4b； 5a； 6b； 7b；8b； 9c； 10c； 11a； 12b； 13a； 14b三、簡述題。1最小項的性質(zhì)。（1）任何一組變量取值下，只有一個最小項的對應(yīng)值為1；（2）任何兩個不同的最小項的乘積為0； （3）任何一組變量取值下，全體最小項之和為1。2組合電路產(chǎn)生競爭冒險的原因及常用的消除競爭冒險的方法。在組合電路中，當(dāng)邏輯門有兩個互補輸入信號同時向相反狀態(tài)變化時，輸出端可能產(chǎn)生過渡干擾脈沖的現(xiàn)象。常用的消除競爭冒險的方法有：輸入端加濾波電容、加封鎖或選通脈沖、修改邏輯設(shè)計等。3用中規(guī)模集成計數(shù)器構(gòu)成任意進(jìn)制計數(shù)器通常有三種方法：級連法、復(fù)位法和置位法。簡述各種方法構(gòu)成任意進(jìn)制計數(shù)器的原理。（1）級連法：將若干片計數(shù)器串聯(lián)連接，若各個計數(shù)器的計數(shù)容量分別為N1、N2、 ，則總的計數(shù)容量N=N1N2 。（2）復(fù)位法：當(dāng)計數(shù)器完成所需的計數(shù)時，產(chǎn)生復(fù)位控制信號控制計數(shù)器的異步復(fù)位端，使計數(shù)器復(fù)0。（3）置位法：利用計數(shù)器的預(yù)置數(shù)功能，使N進(jìn)制的計數(shù)器在循環(huán)計數(shù)過程中，跳過（N-M）個狀態(tài)，實現(xiàn)所需要的M進(jìn)制計數(shù)功能。四、分析、設(shè)計、化簡題41 Y1=B +C+D； Y2=AD +AC+ABC; Y3=CD+BD+AC42 Y=A（B=0）， Y= Z（B=1），對應(yīng)波形見答圖42所示。 答圖4243 （1）用四選一數(shù)據(jù)選擇器實現(xiàn) F=AB+AC+BC= ABC+ABC+ABC+ABC令A(yù)2=A、A1=B，則： D13=1、D11= D12=C、 D10=0，見答圖4.3.1。（2）用譯碼器實現(xiàn)F=AB+AC+BC= ABC+ABC+ABC+ABC = Y3+Y5+Y6+Y7 = ，見答圖4.3.2。答圖4.3.1 答圖4.3.2。44 （1） F=D0A1A0+ D1A1A0+ D2A1A0+ D3A1A0，（2） 見答表4.4。（3） 四選一多路選擇器。答表4.4A1 A0F0 00 11 01 1D0D1D2D3 45 見答表4.5，該電路是一個4線-16線譯碼器。答表4.5輸入輸出輸入輸出D3D2 D1 D0Y0Y1Y2Y3Y4Y5Y6Y7 D3D2 D1 D0Y8Y9Y10Y11Y12Y13Y14Y1500 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 01 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 046 見答表4.6， 是4線-16線譯碼器。 答表4.6.1 答表4.6.2 處于工作狀態(tài) 的譯碼器C D應(yīng) 輸入的狀態(tài) C DA B Y10 Y11 Y12 Y13 0 00 11 01 1 0 0 0 1 1 0 1 10 1 1 11 0 1 11 1 0 11 1 1 047 Q1n+1=D1= D（CP上升沿觸發(fā)）Q2n+1=J2Q2 n +K2 Q2n = Q1 nQ2 n + Q1 nQ2 n （CP下降沿觸發(fā)）。波形見答圖4.7。 答圖4.748 Q1n+1= Q1n （A下降沿觸發(fā)，當(dāng)Q2=1時，Q1n+1=0）Q2n+1=D2=Q1 n （B上升沿觸發(fā)）。波形見答圖4.8。答圖4.849 Q1n+1= Q1n（CP下降沿觸發(fā)）； Q2n+1= Q2n（Q1下降沿觸發(fā)）；Q3n+1= Q3n （CP上升沿觸發(fā)）；相應(yīng)波形見答圖4.9。 答圖4.9410 （1） 八進(jìn)制計數(shù)器，狀態(tài)轉(zhuǎn)換圖見答圖4. 10（a），（2） 復(fù)位法連接見答圖4. 10（b）。（a）（b）答圖4. 10411 （1）六進(jìn)制加法計數(shù)器，狀態(tài)轉(zhuǎn)換圖見答圖4.11。