2011-2012數(shù)電實(shí)驗(yàn)報(bào)告樣本.doc

實(shí)驗(yàn)一、組合邏輯電路的設(shè)計(jì)與制作一、實(shí)驗(yàn)?zāi)康模?、學(xué)會根據(jù)給定要求設(shè)計(jì)邏輯電路；2、掌握查找、選擇所需器件，或根據(jù)現(xiàn)有器件進(jìn)行設(shè)計(jì)；3、掌握按設(shè)計(jì)圖紙?jiān)趯?shí)驗(yàn)板上連接電路，排除故障，測試性能；二、實(shí)驗(yàn)器材：電子實(shí)驗(yàn)臺、74LS002、連接線若干三、實(shí)驗(yàn)內(nèi)容1、用74LS00制作一個(gè)二輸入異或門電路：（1）實(shí)驗(yàn)設(shè)計(jì)：根據(jù)題意得真值表(表2-1)：表2-1ABY000011101110根據(jù)真值表得以下邏輯表達(dá)式并化簡得：（2）電路設(shè)計(jì)：圖2-1 74LS00組成二輸入異或門電路圖（3）實(shí)驗(yàn)數(shù)據(jù)(表2-2)：表2-2ABY0000111011102、用74LS00制作一個(gè)二輸入同或門電路：（1）實(shí)驗(yàn)設(shè)計(jì)：根據(jù)題意得真值表(表2-3)：表2-3ABY001010100111根據(jù)真值表得以下邏輯表達(dá)式并化簡得：（2）電路設(shè)計(jì)：圖2-2 74LS00組成二輸入同或門電路圖（3）實(shí)驗(yàn)數(shù)據(jù)(表2-4)：表2-4ABY0010101001113、用74LS00設(shè)計(jì)制作一個(gè)三人表決電路，兩人或兩人以上贊成則通過：（1）實(shí)驗(yàn)設(shè)計(jì)：設(shè)同意的為1，不同意的為0，通過為1，不通過為0，則根據(jù)題意可得以下真值表(表2-5)：表2-5ABCY00000010010001111000101111011111根據(jù)真值表得以下邏輯表達(dá)式并化簡得：（2）電路設(shè)計(jì)：圖2-3 74LS00組成三表決電路（3）實(shí)驗(yàn)數(shù)據(jù)(表2-6)：表2-6ABCY000000100100011110001011110111114、用74LS00設(shè)計(jì)制作一個(gè)供電系統(tǒng)檢測控制邏輯電路。設(shè)有A、B、C三個(gè)電源，共同向某一重要負(fù)載供電，在正常情況下，至少有兩個(gè)電源處在正常狀態(tài)。否則發(fā)出報(bào)警信號（報(bào)警時(shí)，F(xiàn)=1，燈亮）。（1）實(shí)驗(yàn)設(shè)計(jì)：設(shè)電源正常為1，不正常為0，由題意可得以下真值表(表2-7)：表2-7ABCF00010011010101101001101011001110由真值表可看出此邏輯函數(shù)與上一題正好實(shí)現(xiàn)非的關(guān)系，故得邏輯函數(shù)如下：（2）電路設(shè)計(jì)：圖2-4 供電系統(tǒng)檢測控制邏輯電路圖（3）實(shí)驗(yàn)數(shù)據(jù)(表2-8)：表2-8ABCF000100110101011010011010110011105、用74LS00設(shè)計(jì)制作一個(gè)優(yōu)先權(quán)排隊(duì)電路。輸入為A、B、C，輸出為Fa、Fb、Fc。A=1，表示A有請求；Fa=1表示能夠?yàn)锳服務(wù)。同樣B=1表示B有請求；Fb=1，表示能夠?yàn)锽服務(wù)。A、B、C的排隊(duì)順序是：A=1，最高優(yōu)先級；B=1，次優(yōu)先級；C=1，普通優(yōu)先級。要求：輸出端最多只能有一端為1，即只能為優(yōu)先級較高的請求服務(wù)。（1）實(shí)驗(yàn)設(shè)計(jì)：根據(jù)題意得真值表(表2-9)：表2-9ABCFaFbFc000000001001010010011010100100101100110100111100根據(jù)真值表得以下邏輯表達(dá)式并化簡得：（2）電路設(shè)計(jì)：圖2-5 74LS00組成優(yōu)先權(quán)排隊(duì)電路圖（3）實(shí)驗(yàn)數(shù)據(jù)(表2-10)：表2-10ABCFaFbFc000000001001010010011010100100101100110100111100四、實(shí)驗(yàn)總結(jié)：（自編）通過本次實(shí)驗(yàn)，本人掌握了如何根據(jù)要求設(shè)計(jì)邏輯電路，并將其實(shí)現(xiàn)為電路；通過本次實(shí)驗(yàn)過程本人還學(xué)習(xí)了電路發(fā)生故障時(shí)，如何根據(jù)其邏輯關(guān)系對電路進(jìn)行檢查；通過本次實(shí)驗(yàn)使我個(gè)人對以前所學(xué)的組合邏輯電路有了更為深刻的認(rèn)實(shí)驗(yàn)二、七段數(shù)碼管譯碼顯示電路一、實(shí)驗(yàn)?zāi)康模?、熟悉七段LED數(shù)碼管結(jié)構(gòu)原理及使用方法。2、熟悉74LS47BCD七段LED譯碼驅(qū)動(dòng)電路原理及使用方法。二、實(shí)驗(yàn)設(shè)備：電子實(shí)驗(yàn)臺、ES2305七段數(shù)碼管1、CC45111、連接線若干；三、實(shí)驗(yàn)內(nèi)容：（1）七段發(fā)光二極管(LED)數(shù)碼管LED數(shù)碼管是目前最常用的數(shù)字顯示器，圖3-1(a)、(b)為共陰管和共陽管的電路，(c)為兩種不同出線形式的引出腳功能圖3-1。(a) 共陰連接（“1”電平驅(qū)動(dòng)） (b) 共陽連接（“0”電平驅(qū)動(dòng)）(c) 符號及引腳功能圖3-1（2）BCD碼七段譯碼驅(qū)動(dòng)器此類譯碼器型號有74LS47（共陽），74LS48（共陰），CC4511（共陰）等，本實(shí)驗(yàn)系采用CC4511 BCD碼鎖存七段譯碼驅(qū)動(dòng)器。驅(qū)動(dòng)共陰極LED數(shù)碼管。圖3-2 CC4511引腳排列圖其中 A、B、C、D BCD碼輸入端a、b、c、d、e、f、g 譯碼輸出端，輸出“1”有效，用來驅(qū)動(dòng)共陰極LED數(shù)碼管。 測試輸入端，“0”時(shí)，譯碼輸出全為“1” 消隱輸入端，“0”時(shí)，譯碼輸出全為“0”LE 鎖定端，LE“1”時(shí)譯碼器處于鎖定（保持）狀態(tài)，譯碼輸出保持在LE0時(shí)的數(shù)值，LE0為正常譯碼。3、電路設(shè)計(jì)：圖3-3 譯碼顯示電路圖（4）實(shí)驗(yàn)數(shù)據(jù)（表3-1）：表3-1輸 入輸 出LEDCBAabcdefg顯示字形01111111010000000消隱0110000111111001100010110000011001011011010110011111100101101000110011011010110110110110110001111101101111110000011100011111110111001111001101110100000000消隱01110110000000消隱01111000000000消隱01111010000000消隱01111100000000消隱01111110000000消隱111鎖 存鎖存四、實(shí)驗(yàn)小結(jié)：實(shí)驗(yàn)三、計(jì)數(shù)、譯碼與顯示電路的調(diào)整和測試一、實(shí)驗(yàn)?zāi)康模赫莆占捎?jì)數(shù)器、譯碼器和顯示電路的使用方法二、實(shí)驗(yàn)器材：電子實(shí)驗(yàn)臺、雙蹤示波器、74LS2901、CC74HC45111、連接線若干；三、實(shí)驗(yàn)內(nèi)容：（1）電路設(shè)計(jì)：圖4-1 計(jì)數(shù)、譯碼與顯示電路圖（2）實(shí)驗(yàn)數(shù)據(jù)：計(jì)數(shù)、譯碼、顯示功能測試表如表4-1所示：表4-1輸入脈沖個(gè)數(shù)計(jì)數(shù)器輸出狀態(tài)數(shù)碼顯示清 零DCBA8000000100011200102300113401004501015601106701117810008910019計(jì)數(shù)器波形描繪如圖4-2所示：圖4-2 計(jì)數(shù)器輸出波形時(shí)序圖四、實(shí)驗(yàn)小結(jié)：通過本次實(shí)驗(yàn)，本人掌握了如何根據(jù)選定的集成計(jì)數(shù)器設(shè)計(jì)邏輯電路，并將其實(shí)現(xiàn)為電路；通過本次實(shí)驗(yàn)過程本人還學(xué)習(xí)了電路發(fā)生故障時(shí)，如何根據(jù)其邏輯關(guān)系對電路進(jìn)行檢查；通過本次實(shí)驗(yàn)使我個(gè)人對以前所學(xué)的時(shí)序邏輯電路有了更為深刻的認(rèn)實(shí)驗(yàn)四、555定時(shí)器的應(yīng)用一、實(shí)驗(yàn)?zāi)康模赫莆沼?55定時(shí)器構(gòu)成的方波產(chǎn)生與整形電路的工作原理、調(diào)整和測試。二、實(shí)驗(yàn)設(shè)備：555定時(shí)器芯片一塊、電子實(shí)驗(yàn)臺、20M雙蹤示波器、連接線若干；三、實(shí)驗(yàn)內(nèi)容：1、實(shí)驗(yàn)原理 集成時(shí)基電路又稱為集成定時(shí)器或555電路，是一種數(shù)字、模擬混合型的中規(guī)模集成電路，應(yīng)用十分廣泛。它是一種產(chǎn)生時(shí)間延遲和多種脈沖信號的電路，由于內(nèi)部電壓標(biāo)準(zhǔn)使用了三個(gè)5K電阻，故取名555電路。其電路類型有雙極型和CMOS型兩大類，二者的結(jié)構(gòu)與工作原理類似。幾乎所有的雙極型產(chǎn)品型號最后的三位數(shù)碼都是555或556；所有的CMOS產(chǎn)品型號最后四位數(shù)碼都是7555或7556，二者的邏輯功能和引腳排列完全相同，易于互換。555和7555是單定時(shí)器。556和7556是雙定時(shí)器。雙極型的電源電壓VCC+5V+15V，輸出的最大電流可達(dá)200mA，CMOS型的電源電壓為+3+18V。 （1）555電路的工作原理 555電路的內(nèi)部電路方框圖如圖51所示。它含有兩個(gè)電壓比較器，一個(gè)基本RS觸發(fā)器，一個(gè)放電開關(guān)管T，比較器的參考電壓由三只 5K的電阻器構(gòu)成的分壓器提供。它們分別使高電平比較器A1 的同相輸入端和低電平比較器A2的反相輸入端的參考電平為和。A1與A2的輸出端控制RS觸發(fā)器狀態(tài)和放電管開關(guān)狀態(tài)。當(dāng)輸入信號自6腳，即高電平觸發(fā)輸入并超過參考電平時(shí)，觸發(fā)器復(fù)位，555的輸出端3腳輸出低電平，同時(shí)放電開關(guān)管導(dǎo)通；當(dāng)輸入信號自2腳輸入并低于時(shí)，觸發(fā)器置位，555的3腳輸出高電平，同時(shí)放電開關(guān)管截止。 是復(fù)位端（4腳），當(dāng)0，555輸出低電平。平時(shí) 端開路或接VCC 。 (a) (b)圖5-1 555定時(shí)器內(nèi)部框圖及引腳排列 VC是控制電壓端（5腳），平時(shí)輸出作為比較器A1 的參考電平，當(dāng)5腳外接一個(gè)輸入電壓，即改變了比較器的參考電平，從而實(shí)現(xiàn)對輸出的另一種控制，在不接外加電壓時(shí)，通常接一個(gè)0.01f的電容器到地，起濾波作用，以消除外來的干擾，以確保參考電平的穩(wěn)定。T為放電管，當(dāng)T導(dǎo)通時(shí)，將給接于腳7的電容器提供低阻放電通路。555定時(shí)器主要是與電阻、電容構(gòu)成充放電電路，并由兩個(gè)比較器來檢測電容器上的電壓，以確定輸出電平的高低和放電開關(guān)管的通斷。這就很方便地構(gòu)成從微秒到數(shù)十分鐘的延時(shí)電路，可方便地構(gòu)成單穩(wěn)態(tài)觸發(fā)器，多諧振蕩器，施密特觸發(fā)器等脈沖產(chǎn)生或波形變換電路。2、多諧振蕩器：（1）電路設(shè)計(jì)：圖5-2 555構(gòu)成的多諧振蕩器電路圖（2）波形圖如圖5-3所示：圖5-3 輸出波形圖（3）實(shí)驗(yàn)數(shù)據(jù)（表5-1）：表5-1測試項(xiàng)目C=0.1uFC=1uFRp最大Rp最小Rp最大Rp最小實(shí)測頻率：3、單穩(wěn)太觸發(fā)器調(diào)整與測試：（1）電路設(shè)計(jì)：圖5-4 555構(gòu)成單穩(wěn)觸發(fā)器電路圖（2）波形圖如圖5-5所示：圖5-5 單穩(wěn)觸發(fā)器輸出波形圖（3）實(shí)驗(yàn)數(shù)據(jù)； 測試項(xiàng)目Rp最大Rp最小脈沖寬度（維持時(shí)間）四、實(shí)驗(yàn)小結(jié)：實(shí)驗(yàn)五、ADC0809和DAC0832的認(rèn)識和應(yīng)用一、實(shí)驗(yàn)?zāi)康模?、了解D / A和A / D轉(zhuǎn)換器的基本工作原理和基本結(jié)構(gòu)2、掌握大規(guī)模集成D / A和A / D轉(zhuǎn)換器的功能及其典型應(yīng)用二、實(shí)驗(yàn)器材：電子實(shí)驗(yàn)臺、ADC08091、DAC08321、連接線若干三、實(shí)驗(yàn)內(nèi)容：（一）實(shí)驗(yàn)設(shè)計(jì)：1、 D / A轉(zhuǎn)換器DAC0832 DAC0832是采用CMOS工藝制成的單片電流輸出型8位數(shù) / 模轉(zhuǎn)換器，邏輯框圖及引腳排列如圖6-1所示。圖6-1 DAC0832單片D/A轉(zhuǎn)換器邏輯框圖和引腳排列器件的核心部分采用倒T型電阻網(wǎng)絡(luò)的8位D / A轉(zhuǎn)換器，如下圖所示。它是由倒T型R2R電阻網(wǎng)絡(luò)、模擬開關(guān)、運(yùn)算放大器和參考電壓VREF四部分組成。圖6-2 運(yùn)放的輸出電壓為 ) 由上式可見，輸出電壓VO 與輸入的數(shù)字量成正比，這就實(shí)現(xiàn)了從數(shù)字量到模擬量的轉(zhuǎn)換。一個(gè)8位的D / A轉(zhuǎn)換器，它有8個(gè)輸入端，每個(gè)輸入端是8位二進(jìn)制數(shù)的一位，有一個(gè)模擬輸出端，輸入可有28 256個(gè)不同的二進(jìn)制組態(tài)，輸出為256個(gè)電壓之一，即輸出電壓不是整個(gè)電壓范圍內(nèi)任意值，而只能是256個(gè)可能值。DAC0832的引腳功能說明如表6-1所示：表6-1DAC0832的引腳功能說明管腳定義說明備注D0D7數(shù)字信號輸入端ILE輸入寄存器允許，高電平有效片選信號，低電平有效寫信號1，低電平有效傳送控制信號，低電平有效寫信號2，低電平有效IOUT1，IOUT2DAC電流輸出端RfB反饋電阻，是集成在片內(nèi)的外接運(yùn)放的反饋電阻VREF基準(zhǔn)電壓（10+10）VVCC電源電壓（515）VAGND模擬地可接在一起使用NGND數(shù)字地DAC0832輸出的是電流，要轉(zhuǎn)換為電壓，還必須經(jīng)過一個(gè)外接的運(yùn)算放大器，實(shí)驗(yàn)線路如圖6-3所示。圖6-3 D/A轉(zhuǎn)換電路圖2、A / D轉(zhuǎn)換器ADC0809ADC0809是采用CMOS工藝制成的單片8位8通道逐次漸近型模 / 數(shù)轉(zhuǎn)換器，其邏輯框圖及引腳排列如圖64所示。器件的核心部分是8位A / D轉(zhuǎn)換器，它由比較器、逐次漸近寄存器、D / A轉(zhuǎn)換器及控制和定時(shí)5部分組成。圖6-4 ADC0809單片A/D轉(zhuǎn)換器邏輯框圖和引腳排列ADC0809的引腳功能說明如下： INoIN7：8路模擬信號輸入端A2、A1、A0：地址輸入端ALE：地址鎖存允許輸入信號，在此腳施加正脈沖，上升沿有效，此時(shí)鎖存地址碼，從而選通相應(yīng)的模擬信號通道，以便進(jìn)行A / D轉(zhuǎn)換。 START：啟動(dòng)信號輸入端，應(yīng)在此腳施加正脈沖，當(dāng)上升沿到達(dá)時(shí)，內(nèi)部逐次逼近寄存器復(fù)位，在下降沿到達(dá)后，開始A / D轉(zhuǎn)換過程。 EOC：轉(zhuǎn)換結(jié)束輸出信號（轉(zhuǎn)換結(jié)束標(biāo)志），高電平有效。 OE：輸入允許信號，高電平有效。 CLOCK(CP)：時(shí)鐘信號輸入端，外接時(shí)鐘頻率一般為640KHz。Vcc：5V單電源供電VREF(+)、VREF(-)：基準(zhǔn)電壓的正極、負(fù)極。一般VREF(+)接+5V電源，VREF(-)接地。D7Do ：數(shù)字信號輸出端1）模擬量輸入通道選擇8路模擬開關(guān)由A2、A1、A0三地址輸入端選通8路模擬信號中的任何一路進(jìn)行A / D轉(zhuǎn)換，地址譯碼與模擬輸入通道的選通關(guān)系如表151所示。 表151被選模擬通道 道 道IN0IN1IN2IN3IN4IN5IN6IN7地址A200001111A100110011A0010101012）D / A轉(zhuǎn)換過程在啟動(dòng)端（START）加啟動(dòng)脈沖（正脈沖），D / A轉(zhuǎn)換即開始。如將啟動(dòng)端（START）與轉(zhuǎn)換結(jié)束端（EOC）直接相連，轉(zhuǎn)換將是連續(xù)的，在用這種轉(zhuǎn)換方式時(shí)，開始應(yīng)在外部加啟動(dòng)脈沖。（二）實(shí)驗(yàn)步驟1、 D / A轉(zhuǎn)換器 DAC0832 (1) 按圖153接線，電路接成直通方式，即、接地；ALE、VCC、VREF接+5V電源；運(yùn)放電源接15V；D0D7 接邏輯開關(guān)的輸出插口，輸出端vO接直流數(shù)字電壓表。(2) 調(diào)零，令D0D7