存儲(chǔ)系統(tǒng)機(jī)制.doc

存儲(chǔ)系統(tǒng)機(jī)制存儲(chǔ)器映射Cache存儲(chǔ)系統(tǒng)機(jī)制存儲(chǔ)器就是用來(lái)存儲(chǔ)信息的部件，存儲(chǔ)器是嵌入式系統(tǒng)硬件中的重要組成部分。設(shè)計(jì)嵌入式系統(tǒng)的存儲(chǔ)器時(shí)需要考慮：是否需要擴(kuò)展；整個(gè)嵌入式系統(tǒng)的存儲(chǔ)器是由片內(nèi)和片外兩部分組成。為了解決速度和內(nèi)存容量的問(wèn)題，在系統(tǒng)中采用虛擬地址空間和高速緩存來(lái)提高內(nèi)存的平均性能。存儲(chǔ)管理單元（MMU）進(jìn)行地址轉(zhuǎn)換，它在一個(gè)小的物理內(nèi)存中提供相對(duì)較大的虛擬存儲(chǔ)空間。存儲(chǔ)器部件的分類(lèi)按在系統(tǒng)中的地位分類(lèi)：（1）主存儲(chǔ)器(Main Memory, 簡(jiǎn)稱(chēng)內(nèi)存或主存)（2）輔助存儲(chǔ)器(Auxiliary Memory,Secondary Memory,簡(jiǎn)稱(chēng)輔存或外存)按存儲(chǔ)介質(zhì)分類(lèi)：（1）磁存儲(chǔ)器(Magnetic Memory)，（2）半導(dǎo)體集成電路存儲(chǔ)器(通常稱(chēng)為半導(dǎo)體存儲(chǔ)器)，（3）光存儲(chǔ)器(Optical Memory)，（4）激光光盤(pán)存儲(chǔ)器(Laser Optical Disk)按信息存取方式分類(lèi)：（1）隨機(jī)存取存儲(chǔ)器RAM（2）只讀存儲(chǔ)器ROM存儲(chǔ)器的組織和結(jié)構(gòu)嵌入式存儲(chǔ)器一般采用存儲(chǔ)密度較大的存儲(chǔ)器芯片，典型的嵌入式存儲(chǔ)器系統(tǒng)由ROM、RAM、EPROM等組成。常用的存儲(chǔ)器隨機(jī)存儲(chǔ)器（RAM）（1）靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）（2）動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）只讀存儲(chǔ)器（ROM），它在嵌入式系統(tǒng)中非常有用，因?yàn)樵S多代碼或數(shù)據(jù)不隨時(shí)間改變。（1）工廠編程的只讀存儲(chǔ)器（2）現(xiàn)場(chǎng)可編程只讀存儲(chǔ)器存儲(chǔ)器的性能大容量、高速度、低價(jià)格是評(píng)價(jià)存儲(chǔ)器性能的三個(gè)主要指標(biāo)，也是存儲(chǔ)體系設(shè)計(jì)的主要目標(biāo)。容量：SwWlm。其中W為存儲(chǔ)體的字長(zhǎng)(單位為位或字節(jié))，l為單個(gè)存儲(chǔ)體的字?jǐn)?shù)，m為并行工作的存儲(chǔ)體個(gè)數(shù)。速度：m個(gè)存儲(chǔ)體并行工作時(shí)，可達(dá)到的最大頻率寬度為BmWmTM 。其中TM是連續(xù)起動(dòng)一個(gè)存儲(chǔ)器所必要的時(shí)間間隔，TMTA。Bm是連續(xù)提供數(shù)據(jù)的速率。價(jià)格：具有SM位的存儲(chǔ)器，每位價(jià)格表示為c=CSm。其中C是總價(jià)格。存儲(chǔ)體系的組成單體單字存儲(chǔ)器單體多字存儲(chǔ)器多體單字交叉存取存儲(chǔ)器多體多字交叉存取存儲(chǔ)器并行主存系統(tǒng)：能并行讀出多個(gè)CPU字的單體多字和多體單字及多體多字的交叉存取系統(tǒng)。存儲(chǔ)體系的形式存儲(chǔ)層次結(jié)構(gòu)的組成原則： 每位價(jià)格從上往下依次減少。 存儲(chǔ)容量從上往下依次增加。 存取速度從上往下依次減慢。 CPU的訪(fǎng)問(wèn)頻度從上往下依次減少?？偩€(xiàn)協(xié)議總線(xiàn)是CPU與存儲(chǔ)器和設(shè)備通信的機(jī)制?？偩€(xiàn)的一個(gè)主要作用是提供到存儲(chǔ)器的接口。大部分總線(xiàn)協(xié)議的基本構(gòu)件是四周期握手協(xié)議 。總線(xiàn)讀寫(xiě)總線(xiàn)的基本操作是讀和寫(xiě)。Clock 提供總線(xiàn)組件各部分同步。當(dāng)總線(xiàn)讀時(shí)，R/W為1。當(dāng)總線(xiàn)寫(xiě)時(shí)，R/W為0。Address是一個(gè)a位信號(hào)束，為訪(fǎng)問(wèn)提供地址。Data是一個(gè)n位信號(hào)束，它可從CPU得到數(shù)據(jù)或向CPU傳送數(shù)據(jù)。Data ready當(dāng)數(shù)據(jù)束上值合法時(shí)發(fā)信號(hào)。總線(xiàn)的時(shí)序圖總線(xiàn)行為以時(shí)序圖說(shuō)明。時(shí)序圖表示總線(xiàn)上的信號(hào)如何隨時(shí)間變化。直接內(nèi)存訪(fǎng)問(wèn)（DMA）多數(shù)情況下，數(shù)據(jù)的傳輸需要CPU的介入。但是，有時(shí)候某些數(shù)據(jù)傳輸類(lèi)型無(wú)須CPU加入。直接存儲(chǔ)器訪(fǎng)問(wèn)（DMA）是允許讀寫(xiě)不由CPU控制的總線(xiàn)操作系統(tǒng)總線(xiàn)配置一個(gè)微處理器系統(tǒng)可能含有多條總線(xiàn)。高速設(shè)備可連到高速總線(xiàn)上，低速設(shè)備連到別的總線(xiàn)上。橋：使總線(xiàn)可以互連的邏輯電路。高速總線(xiàn)通常要更昂貴的電路和連接器，可通過(guò)使用較慢、較便宜的總線(xiàn)來(lái)降低低速設(shè)備成本。橋允許總線(xiàn)獨(dú)立操作，在I/O操作中可提供某些并行性。橋不僅是高速總線(xiàn)的受控器，而且是低速總線(xiàn)的主控器。橋從高速總線(xiàn)上獲取指令而將它們傳到低速總線(xiàn)，它還將結(jié)果從低速總線(xiàn)傳到高速總線(xiàn)上。橋還可以作為兩橋之間的協(xié)議翻譯器。ARM存儲(chǔ)數(shù)據(jù)類(lèi)型六種數(shù)據(jù)類(lèi)型：（1） 8位有符號(hào)和無(wú)符號(hào)字節(jié)。（2）16位有符號(hào)和無(wú)符號(hào)半字。（3）32位有符號(hào)和無(wú)符號(hào)字。ARM指令都是32位的字，必須以字（4字節(jié)）為單位邊界對(duì)齊。Thumb指令是16位半字，必須以2字節(jié)位單位邊界對(duì)齊。在內(nèi)部，所有ARM操作都是面向32位的操作數(shù)；只有數(shù)據(jù)傳送指令支持較短的字節(jié)和半字的數(shù)據(jù)類(lèi)型。當(dāng)從存儲(chǔ)器調(diào)入一個(gè)字節(jié)和半字時(shí)，根據(jù)指令對(duì)數(shù)據(jù)的操作類(lèi)型，將其無(wú)符號(hào)0或有符號(hào)“符號(hào)位”擴(kuò)展為32位，進(jìn)而作為32位數(shù)據(jù)在內(nèi)部進(jìn)行處理。ARM體系結(jié)構(gòu)所支持的最大尋址空間為4GB（232字節(jié)）ARM體系結(jié)構(gòu)將存儲(chǔ)器看作是從零地址開(kāi)始的字節(jié)的線(xiàn)性組合。從零字節(jié)到三字節(jié)放置第一個(gè)存儲(chǔ)的字?jǐn)?shù)據(jù)，從第四個(gè)字節(jié)到第七個(gè)字節(jié)放置第二個(gè)存儲(chǔ)的字?jǐn)?shù)據(jù)，依次排列。ARM體系結(jié)構(gòu)可以用兩種方法存儲(chǔ)字?jǐn)?shù)據(jù)，稱(chēng)之為大端格式和小端格式ARM存儲(chǔ)格式數(shù)據(jù)存儲(chǔ)格式有兩種：（1）大端模式：較高的有效字節(jié)存放在較低的存儲(chǔ)器地址，較低的有效字節(jié)存放在較高的存儲(chǔ)器地址。（2）小端模式：較高的有效字節(jié)存放在較高的存儲(chǔ)器地址，較低的有效字節(jié)存放在較低的存儲(chǔ)器地址。ARM存儲(chǔ)周期4種基本類(lèi)型：空閑周期。非順序周期。順序周期。協(xié)處理器寄存器傳送周期。ARM總線(xiàn)接口信號(hào)分類(lèi)以ARM7為例ARM7TDMI的總線(xiàn)接口信號(hào)分成4類(lèi):時(shí)鐘和時(shí)鐘控制信號(hào)：MCLK、ECLK、nRESET、nWAIT。地址類(lèi)信號(hào)：A31:0、nRW、MAS1:0、nOPC、nTRANS、LOCK、TBIT。存儲(chǔ)器請(qǐng)求信號(hào)：nMREQ、SEQ。數(shù)據(jù)時(shí)序信號(hào)：D31:0、DIN31:0、DOUT31:0、ABORT、BL3:0。ARM總線(xiàn)接口可以實(shí)現(xiàn)的總線(xiàn)周期總線(xiàn)周期使用nMREQ和SEQ信號(hào)編碼。4種不同類(lèi)型的總線(xiàn)周期。N周期：非順序周期，最簡(jiǎn)單的總線(xiàn)周期；存儲(chǔ)控制器必須啟動(dòng)存儲(chǔ)器訪(fǎng)問(wèn)來(lái)滿(mǎn)足這個(gè)請(qǐng)求；該方式存儲(chǔ)系統(tǒng)常需要長(zhǎng)的訪(fǎng)問(wèn)時(shí)間。S周期：順序周期，實(shí)現(xiàn)總線(xiàn)上的突發(fā)傳送；第一個(gè)周期，地址可與前一個(gè)內(nèi)部周期相同；與非順序訪(fǎng)問(wèn)相比響應(yīng)更快，訪(fǎng)問(wèn)時(shí)間更短。I周期：內(nèi)部周期，不要求存儲(chǔ)器訪(fǎng)問(wèn)；可廣播下一次訪(fǎng)問(wèn)的地址以便開(kāi)始譯碼，但存儲(chǔ)控制器不允許進(jìn)行存儲(chǔ)器訪(fǎng)問(wèn)。C周期：協(xié)處理器寄存器傳遞周期，通過(guò)數(shù)據(jù)總線(xiàn)向或從協(xié)處理器傳送數(shù)據(jù)；不需存儲(chǔ)周期，存儲(chǔ)控制器不啟動(dòng)事務(wù)；傳送期間，存儲(chǔ)系統(tǒng)不允許驅(qū)動(dòng)數(shù)據(jù)總線(xiàn)。高速緩存（Cache）的分類(lèi)1）統(tǒng)一Cache和獨(dú)立的數(shù)據(jù)/程序Cache統(tǒng)一Cache：一個(gè)存儲(chǔ)系統(tǒng)中指令預(yù)取時(shí)使用的Cache和數(shù)據(jù)讀寫(xiě)時(shí)使用的Cache是同一個(gè)Cache。獨(dú)立的Cache：一個(gè)存儲(chǔ)系統(tǒng)中指令預(yù)取時(shí)使用的Cache和數(shù)據(jù)讀寫(xiě)時(shí)使用的Cache是各自獨(dú)立的。用于指令預(yù)取的Cache稱(chēng)為指令Cache。用于數(shù)據(jù)讀寫(xiě)的Cache稱(chēng)為數(shù)據(jù)Cache。使用獨(dú)立的數(shù)據(jù)Cache和指令Cache，可以在同一個(gè)時(shí)鐘周期中讀取指令和數(shù)據(jù)，而不需要雙端口的Cache。但此時(shí)要注意保證指令和數(shù)據(jù)的一致性。（2）寫(xiě)通Cache和寫(xiě)回Cache當(dāng)CPU更新了Cache的內(nèi)容時(shí)，要將結(jié)果寫(xiě)回到主存中。寫(xiě)通法： write-throught，指CPU在執(zhí)行寫(xiě)操作時(shí)，必須把數(shù)據(jù)同時(shí)寫(xiě)入Cache和主存。寫(xiě)回法： write-back，指CPU在執(zhí)行寫(xiě)操作時(shí)，被寫(xiě)的數(shù)據(jù)只寫(xiě)入Cache，不寫(xiě)入主存。僅當(dāng)需要替換時(shí)，才把已經(jīng)修改的Cache塊寫(xiě)回到主存中。（3）讀操作分配Cache和寫(xiě)操作分配Cache當(dāng)進(jìn)行數(shù)據(jù)寫(xiě)操作時(shí)，可能Cache未命中，這時(shí)根據(jù)Cache執(zhí)行的操作不同。讀操作分配Cache：當(dāng)進(jìn)行數(shù)據(jù)寫(xiě)操作時(shí)，如果Cache未命中，只是簡(jiǎn)單地將數(shù)據(jù)寫(xiě)入主存中。主要在數(shù)據(jù)讀取時(shí)，才進(jìn)行Cache內(nèi)容預(yù)取。寫(xiě)操作分配Cache：當(dāng)進(jìn)行數(shù)據(jù)寫(xiě)操作時(shí)，如果Cache未命中，Cache系統(tǒng)將會(huì)進(jìn)行Cache內(nèi)容預(yù)取，從主存中將相應(yīng)的塊讀取到Cache中相應(yīng)的位置，并執(zhí)行寫(xiě)操作，把數(shù)據(jù)寫(xiě)入到Cache中。對(duì)于寫(xiě)通類(lèi)型的Cache，數(shù)據(jù)將會(huì)同時(shí)被寫(xiě)入到主存中，對(duì)于寫(xiě)回類(lèi)型的Cache數(shù)據(jù)將在合適的時(shí)候?qū)懟氐街鞔嬷?。Cache的工作原理在Cache存儲(chǔ)系統(tǒng)當(dāng)中，把主存儲(chǔ)器和Cache都劃分成相同大小的塊。主存地址可以由塊號(hào)M和塊內(nèi)地址N兩部分組成。同樣，Cache的地址也由塊號(hào)m和塊內(nèi)地址n組成。Cache地址映像和變換方式1）直接映像快，造價(jià)低。但由于映射策略簡(jiǎn)單，所以有一定的局限性。如果訪(fǎng)問(wèn)頻繁的塊正好被映射到同一個(gè)塊，就不能充分利用高速緩存的好處。（2）組相聯(lián)映像組相聯(lián)映像由組的個(gè)數(shù)來(lái)標(biāo)識(shí)，每個(gè)組被實(shí)現(xiàn)為一個(gè)直接映射高速緩存。高速緩存請(qǐng)求同時(shí)廣播到所有的組。如果某組中有這個(gè)單元，該高速緩存便報(bào)告命中。比直接映射慢，命中率較高。（3）全相聯(lián)映像主存中任意一個(gè)塊都可以映射到Cache中的任意一個(gè)塊的位置上。不同的ARM有不同大小的高速緩存和組織結(jié)構(gòu)。Cache的替換算法（1）輪轉(zhuǎn)法維護(hù)一個(gè)邏輯計(jì)數(shù)器，利用該計(jì)數(shù)器依次選擇將要被替換出去的Cache塊。這種算法容易預(yù)測(cè)最壞情況下Cache的性能。缺點(diǎn)：在程序發(fā)生很小的變化時(shí)，可能造成Cache平均性能急劇的變化。（2）隨機(jī)替換算法通過(guò)一個(gè)偽隨機(jī)數(shù)發(fā)生器產(chǎn)生一個(gè)偽隨機(jī)數(shù)，用新塊將編號(hào)為該偽隨機(jī)數(shù)的Cache塊替換掉。算法簡(jiǎn)單，易于實(shí)現(xiàn)。沒(méi)有考慮程序的局部性特點(diǎn)，也沒(méi)有利用以前塊地址分布情況，因而效果較差。不易預(yù)測(cè)最壞情況下Cache的性能。存儲(chǔ)管理單元MMU存儲(chǔ)管理單元在CPU和物理內(nèi)存之間進(jìn)行地址轉(zhuǎn)換。由于是將地址從邏輯空間映射到物理空間，因此這個(gè)轉(zhuǎn)換過(guò)程一般稱(chēng)為內(nèi)存映射。在ARM系統(tǒng)中，存儲(chǔ)管理單元MMU主要工作：（1）虛擬存儲(chǔ)空間到物理存儲(chǔ)空間的映射。在ARM中采用了頁(yè)式虛擬存儲(chǔ)管理。（2）存儲(chǔ)器訪(fǎng)問(wèn)權(quán)限的控制。（3）設(shè)置虛擬存儲(chǔ)空間的緩沖的特性MMU的頁(yè)表頁(yè)表是實(shí)現(xiàn)上述功能的一個(gè)重要手段，它實(shí)際上是位于內(nèi)存中的一個(gè)對(duì)照表。為了實(shí)現(xiàn)不同層次的管理，系統(tǒng)提供了基于段或頁(yè)的存儲(chǔ)器訪(fǎng)問(wèn)方式1. 段（section）：由1MB 的存儲(chǔ)器塊構(gòu)成2. 大頁(yè)（large page）：由64KB 的存儲(chǔ)器塊構(gòu)成3. 小頁(yè)（small page）：由4KB 的存儲(chǔ)器塊構(gòu)成4. 極小頁(yè)（tiny page）：由1KB 的存儲(chǔ)器塊構(gòu)成MMU的頁(yè)表續(xù)地址變換條目：頁(yè)表的每一行對(duì)應(yīng)與虛擬地址空間的一個(gè)頁(yè)，該行同時(shí)包含了該虛擬內(nèi)存頁(yè)對(duì)應(yīng)的物理內(nèi)存頁(yè)的地址、該頁(yè)的訪(fǎng)問(wèn)權(quán)限以及緩沖特性等。我們將頁(yè)表中的一行稱(chēng)為地址變換條目。頁(yè)表：存放在內(nèi)存中，系統(tǒng)通常有一個(gè)寄存器來(lái)保存頁(yè)表的基地址。ARM系統(tǒng)中使用的就是CP15的寄存器C2?？毂恚簭奶摂M地址到物理地址的轉(zhuǎn)換實(shí)際上就是查詢(xún)頁(yè)表的過(guò)程。由于程序在執(zhí)行過(guò)程中具有局部性，即在一段時(shí)間內(nèi)只是局限在少數(shù)幾個(gè)單元，為了加快頁(yè)表的查詢(xún)速度，在系統(tǒng)中通常使用一個(gè)容量更小、速度更快的存儲(chǔ)器件來(lái)保存當(dāng)前需要訪(fǎng)問(wèn)的地址變換條目，這個(gè)容量小的頁(yè)表又稱(chēng)作快表（TLB）?？毂淼氖褂酶拢寒?dāng)CPU需要訪(fǎng)問(wèn)內(nèi)存時(shí)，首先在TLB中查找需要的地址變換條目。若不存在則在內(nèi)存頁(yè)表中查詢(xún)，并把查詢(xún)的結(jié)果添加到TLB中。清除：當(dāng)內(nèi)存中頁(yè)表的內(nèi)容改變或者使用新的頁(yè)表時(shí)，TLB中的內(nèi)容需要清空。CP15的寄存器8用于完成該功能。鎖定：可以將一個(gè)地址變換條目鎖定在TLB中，以加快訪(fǎng)問(wèn)速度，CP15的寄存器10用于完成該功能。MMU的存儲(chǔ)訪(fǎng)問(wèn)過(guò)程使能MMU時(shí)存儲(chǔ)訪(fǎng)問(wèn)過(guò)程。C控制位：Cachable，B控制位 ：Bufferable禁止MMU時(shí)存儲(chǔ)訪(fǎng)問(wèn)過(guò)程。先要確定芯片是否支持cache和write buffer。如果芯片規(guī)定當(dāng)禁止MMU時(shí)禁止cache和write buffer，則存儲(chǔ)訪(fǎng)問(wèn)將不考慮C和B控制位。如果芯片規(guī)定當(dāng)禁止MMU時(shí)可以使能cache和write buffer，則數(shù)據(jù)訪(fǎng)問(wèn)時(shí)，C=0,B=0；指令讀取時(shí)，如果使用分開(kāi)的TLB，那么C=1，如果使用統(tǒng)一的TLB，那么C=0。存儲(chǔ)訪(fǎng)問(wèn)不進(jìn)行權(quán)限控制，MMU也不會(huì)產(chǎn)生存儲(chǔ)訪(fǎng)問(wèn)中止信號(hào)。所有的物理地址和虛擬地址相等，即使用平板存儲(chǔ)模式。MMU中的地址變換過(guò)程通過(guò)兩級(jí)頁(yè)表實(shí)現(xiàn)。一級(jí)頁(yè)表：包含以段為單位的地址變換條目，以及指向二級(jí)頁(yè)表的指針。一級(jí)頁(yè)表實(shí)現(xiàn)的地址映射粒度較大。以段為單位的地址變換過(guò)程只需要一級(jí)頁(yè)表。二級(jí)頁(yè)表：包含以大頁(yè)和小頁(yè)為單位的地址變換條目。以頁(yè)為單位的地址變換過(guò)程需要二級(jí)頁(yè)表。ARM支持的存儲(chǔ)塊大小有4種：（1）段（Section）：大小為1MB的存儲(chǔ)塊。（2）大頁(yè)（Large Pages）：大小為64KB的存儲(chǔ)塊。（3）小頁(yè)（Small Pages）：大小為4KB的存儲(chǔ)塊。（4）極小頁(yè)（Tiny Pages）：大小為1KB的存儲(chǔ)塊。一級(jí)頁(yè)表地址變換過(guò)程CP15的寄存器C2中存放的是內(nèi)存中頁(yè)表的基地址。形成一個(gè)32位的索引值，使用該32位索引值從頁(yè)表中找出相應(yīng)的地址變換條目。該條目或者包含一個(gè)一級(jí)描述符，或者包含一個(gè)指向二級(jí)頁(yè)表的指針。一級(jí)描述符一級(jí)描述符：從頁(yè)表中得到的相應(yīng)地址變換條目。它定義了與之相應(yīng)的1M存儲(chǔ)空間是如何映射的。一級(jí)描述符類(lèi)型： 4種格式的一級(jí)描述符，由位1:0定義。粗粒度頁(yè)表描述符粗粒度頁(yè)表描述符：一級(jí)描述符的位1:0為0b01（0b代表二進(jìn)制），包含了粗粒度的二級(jí)頁(yè)表的物理地址。粗粒度頁(yè)表描述符獲取二級(jí)描述符過(guò)程段描述符段描述符：一級(jí)描述符的位1:0為0b10。段的地址變換過(guò)程細(xì)粒度頁(yè)表描述符細(xì)粒度頁(yè)表描述符：一級(jí)描述符的位1:0為0b11，包含了細(xì)粒度的二級(jí)頁(yè)表的物理地址。細(xì)粒度頁(yè)表描述符獲取二級(jí)描述符過(guò)程MMU中的存儲(chǔ)訪(fǎng)問(wèn)權(quán)限控制在MMU中，寄存器C1的R、S控制位和頁(yè)表中地址轉(zhuǎn)換條目中的訪(fǎng)問(wèn)權(quán)限控制位（A、P）聯(lián)合作用控制