2009-2010計(jì)算機(jī)組成原理試卷A參考答案.doc

考 生 信 息 欄 系 專業(yè) 級(jí) 班級(jí) 姓名 學(xué)號(hào) 裝 訂 線廈門理工學(xué)院試卷20092010 學(xué)年 第1學(xué)期課程名稱計(jì)算機(jī)組成原理試卷卷別A B 計(jì)算機(jī)科學(xué)與技術(shù)（專升本）專業(yè) 2009級(jí) 班級(jí) 考試方式閉卷 開(kāi)卷 本試卷共 七大題(3頁(yè))，滿分100分，考試時(shí)間120分鐘。請(qǐng)?jiān)诖痤}紙上作答，在試卷上作答無(wú)效。一、 選擇題：（本題共19小題，每題1分，共19分）12345678910AACBCCDCACB11121314151617181920BCBCBACAB 二、填空題（每個(gè)空格1分，共18分）1 直接使用西文鍵盤輸入漢字，進(jìn)行處理，并顯示打印漢字，要解決漢字的（輸入碼 ）、（內(nèi)碼 ）和（字模碼 ）三種不同用途的編碼。2 數(shù)的真值變成機(jī)器碼時(shí)有四種表示方法，即（原碼 ）表示法，（反碼 ）表示法，（補(bǔ)碼 ）表示法，（移碼 ）表示法。3 主存儲(chǔ)器的技術(shù)指標(biāo)有（存取時(shí)間 ），（存儲(chǔ)周期 ），（存儲(chǔ)容量 ），（存儲(chǔ)器帶寬 ）。4 某系統(tǒng)總線的一個(gè)存取周期最快為3個(gè)總線時(shí)鐘周期，總線在一個(gè)總線周期中可以存取32位數(shù)據(jù)。如總線的時(shí)鐘頻率為8.33MHz，則總線的帶寬是（33MB/S ）。5 字符信息是符號(hào)數(shù)據(jù)，屬于處理（非數(shù)值數(shù)據(jù) ）領(lǐng)域的問(wèn)題，國(guó)際上采用的字符系統(tǒng)是七單位的（ASCII）碼。6 CPU從內(nèi)存取出一條指令并執(zhí)行該指令的時(shí)間稱為（指令周期 ），它常用若干個(gè)（機(jī)器周期 ）來(lái)表示。7 衡量總線性能的重要指標(biāo)是（總線帶寬 ），它定義為總線本身所能達(dá)到的最高傳輸速率，單位是（MB/S ）。三、簡(jiǎn)答題（每小題5分，共15分）1 簡(jiǎn)要總結(jié)一下，采用哪幾種技術(shù)手段可以加快存儲(chǔ)系統(tǒng)的訪問(wèn)速度？采用更高速的技術(shù)來(lái)縮短讀出時(shí)間，還可采用并行技術(shù)的存儲(chǔ)器。2 一臺(tái)機(jī)器的指令系統(tǒng)有哪幾類典型指令？列出其名稱。數(shù)據(jù)傳送類控制類運(yùn)算類邏輯類輸入輸出類字符串處理類特權(quán)類3 畫圖說(shuō)明現(xiàn)代計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)。高級(jí)語(yǔ)言級(jí)匯編語(yǔ)言級(jí)操作系統(tǒng)級(jí)一般機(jī)器級(jí)微程序設(shè)計(jì)級(jí)考 生 信 息 欄 系 專業(yè) 級(jí) 班級(jí) 姓名 學(xué)號(hào) 裝 訂 線四、計(jì)算題（10分） CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為2420次，主存完成的次數(shù)為80次，已知cache存儲(chǔ)周期為40ns，主存存儲(chǔ)周期為200ns，求cache/主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間。解：命中率h2420/(2420+80)=96.8%平均訪問(wèn)時(shí)間Tah*Tc+(1-h)*Tm=0.968*40+0.032*200=38.72+7.68=46.4cache/主存系統(tǒng)的效率Tc/Ta=40/45.12=86.2%五、設(shè)計(jì)題（12分） 某計(jì)算機(jī)字長(zhǎng)16位，主存容量為64K字，采用單字長(zhǎng)單地址指令，共有40條指令，試采用直接、立即、變址、相對(duì)四種尋址方式設(shè)計(jì)指令格式。解：40條指令需占用操作碼字段（OP）6位，這樣指令余下長(zhǎng)度為10位。為了覆蓋主存640K字的地址空間，設(shè)尋址模式（X）2位，形式地址（D）8位，其指令格式如下：尋址模式定義如下：X= 0 0 直接尋址 有效地址 E=D（直接尋址為256個(gè)存儲(chǔ)單元）X= 0 1 立即尋址 D字段為操作數(shù)X= 1 0 變址尋址 有效地址 E= (RX)D （可尋址64K個(gè)存儲(chǔ)單元）X= 1 1 相對(duì)尋址 有效地址 E=（PC）D （可尋址64K個(gè)存儲(chǔ)單元）其中RX為變址寄存器（16位），PC為程序計(jì)數(shù)器（16位），在變址和相對(duì)尋址時(shí)，位移量D可正可負(fù)。六、證明題（10分） 求證：-y補(bǔ)=-y補(bǔ) (mod 2n+1)補(bǔ)補(bǔ)補(bǔ)(mod 2)補(bǔ)補(bǔ)補(bǔ) (2.19a)補(bǔ)()補(bǔ)補(bǔ)補(bǔ)補(bǔ) 補(bǔ)補(bǔ) (2.19b)將式(2.19a)與(2.19b)相加,得補(bǔ)補(bǔ)補(bǔ)補(bǔ)補(bǔ)補(bǔ)補(bǔ)補(bǔ)補(bǔ)補(bǔ)補(bǔ)補(bǔ)0故補(bǔ)補(bǔ) (mod 2)(2.20)七、設(shè)計(jì)題（14分） CPU的數(shù)據(jù)通路如圖1所示。運(yùn)算器中R0R3為通用寄存器，DR為數(shù)據(jù)緩沖寄存器，PSW為狀態(tài)字寄存器。D-cache為數(shù)據(jù)存儲(chǔ)器，I-cache為指令存儲(chǔ)器，PC為程序計(jì)數(shù)器（具有加1功能），IR為指令寄存器。單線箭頭信號(hào)均為微操作控制信號(hào)（電位或脈沖），如LR0表示讀出R0寄存器，SR0表示寫入R0寄存器。 機(jī)器指令“STO R1,(R2)”實(shí)現(xiàn)的功能是：將寄存器R1中的數(shù)據(jù)寫入到以（R2）為地址的數(shù)存單元中。請(qǐng)畫出該存數(shù)指令周期流程圖，并在CPU周期框外寫出所需的微操作控制信號(hào)。（一個(gè)CPU周期含T1T4四個(gè)時(shí)鐘信號(hào)，寄存器打入信號(hào)必須注明時(shí)鐘序號(hào)）取指令：PC