微機(jī)原理第2章系統(tǒng)結(jié)構(gòu).ppt

1 第2章8086系統(tǒng)結(jié)構(gòu) 2 主要內(nèi)容 2 18086CPU系統(tǒng)結(jié)構(gòu)2 28086CPU的引腳及其功能2 38086存儲(chǔ)器組織2 48086系統(tǒng)配置 第2章8086系統(tǒng)結(jié)構(gòu) 3 2 18086CPU結(jié)構(gòu) 8086 Intel系列的16位微處理器 16條數(shù)據(jù)線(xiàn) 20條地址線(xiàn) 可尋址地址范圍220 1MB 8086工作時(shí) 只要一個(gè)5V電源和一個(gè)時(shí)鐘 時(shí)鐘頻率分別有5MHz 8MHz和10MHz 8088 內(nèi)部與8086兼容 也是一個(gè)16位微處理器 只是外部數(shù)據(jù)總線(xiàn)為8位 所以稱(chēng)為準(zhǔn)16位微處理器 8088有20條地址線(xiàn) 所以可尋址的地址空間達(dá)220即1M字節(jié) 由于制造工藝的原因 使16位處理器基本結(jié)構(gòu)有以下的特點(diǎn) 4 1 引腳功能復(fù)用 由于引腳數(shù)量限制 部分引腳設(shè)計(jì)為功能復(fù)用 2 單總線(xiàn) 累加器結(jié)構(gòu) 由于芯片的面積的限制 使內(nèi)部的寄存器的數(shù)量 數(shù)據(jù)通道的位數(shù)受到限制 3 可控三態(tài)電路 采用可控三態(tài)電路與總線(xiàn)相連 不工作器件所連的三態(tài)電路處于高阻狀態(tài) 4 總線(xiàn)分時(shí)復(fù)用 由于引腳不夠用 地址總線(xiàn)和數(shù)據(jù)總線(xiàn)使用了相同的引腳 采用總線(xiàn)分時(shí)復(fù)用技術(shù)解決了引腳不夠的限制 但是操作時(shí)間增加 5 6 2 1 18086CPU的內(nèi)部結(jié)構(gòu) 1 總線(xiàn)接口部件BIU BusInterfaceUnit 它是8086CPU與外部 存儲(chǔ)器和I O端口 數(shù)據(jù)交換的接口 它提供了16位雙向數(shù)據(jù)總線(xiàn)和20位地址總線(xiàn) 通過(guò)它們完成所有外部總線(xiàn)操作 7 總線(xiàn)接口部件的組成 1 四個(gè)段地址寄存器CS 16位代碼段寄存器 DS 16位數(shù)據(jù)段寄存器 ES 16位附加段寄存器 SS 16位堆棧段寄存器 2 16位指令指針寄存器IP PC 3 20位的地址加法器 4 六字節(jié)的指令隊(duì)列緩沖器 8 功能 1 按給定的地址從存儲(chǔ)器中取出指令送到指令隊(duì)列 2 CPU執(zhí)行指令時(shí) 到指定的位置取操作數(shù) 并將其送至要求的位置單元中 9 說(shuō)明 1 指令隊(duì)列緩沖器 在執(zhí)行指令的同時(shí) 將取下一條指令 并放入指令隊(duì)列緩沖器中 CPU執(zhí)行完一條指令后 可以指向下一條指令 流水線(xiàn)技術(shù) 提高CPU效率 10 2 地址加法器 產(chǎn)生20位地址 CPU內(nèi)無(wú)論是段地址寄存器還是偏移量都是16位的 通過(guò)地址加法器產(chǎn)生20位地址 11 2 指令執(zhí)行部件EU ExecutionUnit 指令執(zhí)行部件EU完成指令譯碼和指令執(zhí)行的工作 作用 1 從指令隊(duì)列中取出指令 2 對(duì)指令進(jìn)行譯碼 發(fā)出相應(yīng)相應(yīng)的控制信號(hào) 12 3 接收由總線(xiàn)接口送來(lái)的數(shù)據(jù)或發(fā)送數(shù)據(jù)至接口 4 進(jìn)行算術(shù)運(yùn)算 13 執(zhí)行部件的組成 1 四個(gè)通用寄存器AX BX CX DX 四個(gè)通用寄存器都是16位或作兩個(gè)8位來(lái)使用 2 專(zhuān)用寄存器SP 堆棧指針寄存器BP 基址指針寄存器DI 目的變址寄存器SI 源變址寄存器 14 3 算術(shù)邏輯單元ALU完成8位或者16位二進(jìn)制算術(shù)和邏輯運(yùn)算 計(jì)算偏移量 4 數(shù)據(jù)暫存寄存器協(xié)助ALU完成運(yùn)算 暫存參加運(yùn)算的數(shù)據(jù) 15 5 執(zhí)行部件的控制電路從總線(xiàn)接口的指令隊(duì)列取出指令操作碼 通過(guò)譯碼電路分析 發(fā)出相應(yīng)的控制命令 控制ALU數(shù)據(jù)流向 6 標(biāo)志寄存器16位寄存器 其中有7位未用 16 2 1 2寄存器結(jié)構(gòu) 它在計(jì)算機(jī)中起到重要的作用 寄存器的存取速度比存儲(chǔ)器快得多 用于存放運(yùn)算過(guò)程中所需要操作數(shù)地址 操作數(shù)及中間結(jié)果 8086CPU內(nèi)部含有4組16位寄存器 如圖2 2所示 17 18 1 通用寄存器組 表2 1列出了8086通用寄存器組的特殊用途 見(jiàn)P26 19 20 2 指針和變址寄存器 這組寄存器存放的內(nèi)容是某一段內(nèi)地址偏移量 用來(lái)形成操作數(shù)地址 主要在堆棧操作和變址運(yùn)算中使用 21 22 3 段寄存器 段寄存器是將1MB的存儲(chǔ)空間分成若干邏輯段 每段最長(zhǎng)64KB 這些邏輯段在整個(gè)存儲(chǔ)空間中可浮動(dòng) 23 4 指令指針寄存器IP 指令指針寄存器IP是用來(lái)存放將要執(zhí)行的下一條指令在現(xiàn)行代碼段中的偏移地址 5 標(biāo)志寄存器PSW 標(biāo)志寄存器PSW是用來(lái)存放運(yùn)算結(jié)果的特征 常用作后續(xù)條件轉(zhuǎn)移指令的轉(zhuǎn)移控制條件 24 標(biāo)志寄存器16位寄存器 其中有7位未用 符號(hào)表示見(jiàn)P27 25 2 28086CPU的引腳及其功能 8086CPU根據(jù)它的基本性能 應(yīng)包括20條地址線(xiàn) 16條數(shù)據(jù)線(xiàn) 加上控制信號(hào) 電源和地線(xiàn) 芯片的引腳比較多 但由于制造工藝的限制 8086CPU芯片采用40條引腳的雙列直插式封裝 因此部分引腳采用了分時(shí)復(fù)用的方式 8086CPU可以在兩種工作模式工作 最小模式和最大模式 26 27 2 2 18086CPU在最小模式中引腳定義 1 地址 數(shù)據(jù)總線(xiàn)AD15 AD0 2 16 39腳 它是16條地址 數(shù)據(jù)復(fù)用引腳 雙向 三態(tài) 8086 8088 AD15 AD0 16位地址總線(xiàn)A15 A0 輸出訪問(wèn)存儲(chǔ)器或I O的地址信息 8086 AD15 AD0 16位數(shù)據(jù)總線(xiàn)D15 D0 與存儲(chǔ)器和I O設(shè)備交換數(shù)據(jù)信息 8088 AD7 AD0 8位數(shù)據(jù)總線(xiàn)D7 D0 與存儲(chǔ)器和I O設(shè)備交換數(shù)據(jù)信息 地址 數(shù)據(jù)總線(xiàn)復(fù)用 分時(shí)工作 28 2 地址 狀態(tài)總線(xiàn)A19 S6 A16 S3 35 38腳 它是地址 狀態(tài)總線(xiàn)復(fù)用引腳 輸出 三態(tài) 作用 輸出訪問(wèn)存儲(chǔ)器的20位地址的高4位地址A19 A16 輸出CPU的工作狀態(tài) 29 工作狀態(tài) T1狀態(tài) 輸出地址的高4位信息 T2 T3 T4狀態(tài) 輸出狀態(tài)信息S6 S3 S6 指示8086當(dāng)前是否與總線(xiàn)相連 S6 0 表示8086當(dāng)前與總線(xiàn)相連 S5 表明中斷允許標(biāo)志的狀態(tài) 若允許可屏蔽中斷請(qǐng)求 則S5 1 若S5 0 則禁止一切可屏蔽中斷源的中斷 30 S4S3 指出當(dāng)前使用段寄存器的情況 31 3 BHE S7 BusHighEnable Status 34腳 高8位數(shù)據(jù)總線(xiàn)允許 狀態(tài)復(fù)用引腳 在總線(xiàn)周期的T1狀態(tài) 此引腳輸出 BHE信號(hào) 表示高8位數(shù)據(jù)線(xiàn)D15 D8上的數(shù)據(jù)有效 在T2 T4狀態(tài) S7輸出狀態(tài)信息 4 MN MX Minimun Maximun 33腳 工作模式選擇信號(hào) 輸入 MN MX 1 表示CPU工作在最小模式系統(tǒng) MN MX 0 表示CPU工作在最大模式系統(tǒng) 32 5 RD Read 32腳 讀信號(hào) 三態(tài)輸出 低電平有效 RD 0 表示當(dāng)前CPU正在對(duì)存儲(chǔ)器或I O端口進(jìn)行讀操作 33 6 WR Write 29腳 寫(xiě)信號(hào) 三態(tài)輸出 低電平有效 WR 0 表示當(dāng)前CPU正在對(duì)存儲(chǔ)器或I O端口進(jìn)行讀操作 34 7 M IO Memory InputandOutput 28腳 存儲(chǔ)器或IO端口訪問(wèn)信號(hào) 三態(tài)輸出 M IO 1 表示CPU正在訪問(wèn)存儲(chǔ)器 M IO 0 表示CPU正在訪問(wèn)IO端口 8 ALE AddressLatchEnable 25腳 地址鎖存允許信號(hào) 輸出 高電平有效 用來(lái)鎖存地址信號(hào)A15 A0地址 數(shù)據(jù)總線(xiàn) 35 9 DEN DataEnable 26腳 數(shù)據(jù)允許信號(hào) 三態(tài)輸出 低電平有效 作為數(shù)據(jù)總線(xiàn)上收發(fā)器8286的選通信號(hào) 10 DT R DataTransmitReceive 27腳 數(shù)據(jù)發(fā)送 接收控制信號(hào) 三態(tài)輸出 此信號(hào)控制數(shù)據(jù)總線(xiàn)上的收發(fā)器8286的數(shù)據(jù)傳送方向 DT R 1 發(fā)送數(shù)據(jù) 寫(xiě)操作 DT R 0 接收數(shù)據(jù) 讀操作 36 11 READY Ready 22腳 準(zhǔn)備就緒信號(hào) 輸入 高電平有效 READY 1 表示CPU訪問(wèn)的存儲(chǔ)器或IO端口已準(zhǔn)備好傳送數(shù)據(jù) 若CPU在總線(xiàn)周期T3狀態(tài)檢測(cè)到READY 0 表示未準(zhǔn)備好 CPU自動(dòng)插入一個(gè)或多個(gè)等待狀態(tài)TW 直到READY 1為止 37 12 RESET Reset 21腳 復(fù)位信號(hào) 輸入 高電平有效 RESET信號(hào)至少要保持4個(gè)時(shí)鐘周期 復(fù)位時(shí) 標(biāo)志寄存器 IP DS SS ES為0 CS FFFFH 復(fù)位后CPU從FFFF0H處開(kāi)始執(zhí)行 38 13 INTR InterruptRequest 18腳 可屏蔽中斷請(qǐng)求信號(hào) 輸入 高電平有效 當(dāng)INTR 1 表示外設(shè)向CPU發(fā)出中斷請(qǐng)求 CPU在當(dāng)前指令周期的最后一個(gè)T狀態(tài)去采樣該信號(hào) 若此時(shí) IF 1 CPU響應(yīng)中斷 執(zhí)行中斷服務(wù)程序 14 INTA InterruptAcknowledge 24腳 中斷響應(yīng)信號(hào) 輸出 低電平有效 表示CPU響應(yīng)了外設(shè)發(fā)來(lái)的中斷申請(qǐng)信號(hào)INTR 39 15 NMI Non MaskableInterruptRequest 17腳不可屏蔽中斷請(qǐng)求信號(hào) 上升沿觸發(fā) 該請(qǐng)求信號(hào)不受IF狀態(tài)的影響 也不能用軟件屏蔽 一旦該信號(hào)有效 則執(zhí)行完當(dāng)前指令后立即響應(yīng)中斷 16 TEST Test 23腳 測(cè)試信號(hào) 輸入 低電平有效 當(dāng)CPU執(zhí)行WAIT指令時(shí) 每隔個(gè)時(shí)鐘周期對(duì) TEST進(jìn)行一次測(cè)試 若 TEST 1 繼續(xù)等待 直到 TEST 0 40 17 HOLD HoldRequst 31腳 總線(xiàn)請(qǐng)求信號(hào) 輸入 高電平有效 當(dāng)系統(tǒng)中CPU之外的另一個(gè)控制器要求使用總線(xiàn)時(shí) 通過(guò)它向CPU發(fā)一高電平的請(qǐng)求信號(hào) 18 HLDA HoldAcknowledge 30腳 總線(xiàn)請(qǐng)求響應(yīng)信號(hào) 輸出 高電平有效 當(dāng)HLDA有效時(shí) 表示CPU對(duì)其它控制器的總線(xiàn)請(qǐng)求作出響應(yīng) 與此同時(shí) 所有與三總線(xiàn)相接的CPU的線(xiàn)腳呈現(xiàn)高阻抗?fàn)顟B(tài) 從而讓出總線(xiàn) 41 19 CLK Clock 19腳 主時(shí)鐘信號(hào) 輸入 8086 8088的時(shí)鐘頻率為5MHZ 20 Vcc 5V GND 地 40 1 20腳 CPU所需電源Vcc 5V GND為地線(xiàn) 42 2 2 28086CPU在最大模式中引腳定義 8086CPU在最大模式中 24 31引腳重新定義 1 S2 S0 BusCycleState 26 27 28腳 總線(xiàn)周期狀態(tài)信號(hào) 三態(tài)輸出 43 2 LOCK Lock 29腳 總線(xiàn)封鎖信號(hào) 三態(tài)輸出 低電平有效 LOCK 0 CPU不允許其它控制器占用總線(xiàn) 3 RQ GT0 RQ GT1 Request Grant 30 31腳 總線(xiàn)請(qǐng)求信號(hào) 輸入 總線(xiàn)請(qǐng)求允許信號(hào) 輸出 雙向 低電平有效 44 4 QS1 QS0 InstructionQueueStatus 24 25腳 指令隊(duì)列狀態(tài)信號(hào) 輸出 高電平有效 45 2 2 38088與8086CPU的不同之處 1 8088CPU指令隊(duì)列長(zhǎng)度是4個(gè)字節(jié) 見(jiàn)P33 2 總線(xiàn)接口單元BIU的總線(xiàn)控制電路與外部交換數(shù)據(jù)的總線(xiàn)寬度是8位 3 8088的外部數(shù)據(jù)總線(xiàn)只有8位 4 8088中 用IO M信號(hào)代替M IO信號(hào)線(xiàn) 28腳 5 8088中 BHE 34腳 信號(hào)線(xiàn)不需要了 具體的組合關(guān)系見(jiàn)表2 6 46 47 48 2 3 1存儲(chǔ)器地址的分段 1 存儲(chǔ)器地址的分段由于8086 8088有20條地址線(xiàn) 可以尋址多達(dá)1MB字節(jié) 所以把1MB字節(jié)的存儲(chǔ)器分為任意數(shù)量的段 其中每一段最多可達(dá)尋址64KB字節(jié) 8086把1MB的存儲(chǔ)器空間分成許多邏輯空間 每一個(gè)存儲(chǔ)段是存儲(chǔ)器中可獨(dú)立尋址的一個(gè)邏輯單位 也稱(chēng)邏輯段 每個(gè)段的長(zhǎng)度為64K字節(jié) 2 38086存儲(chǔ)器組織 49 特點(diǎn) 起始點(diǎn)可浮動(dòng) 可分開(kāi)或重疊 實(shí)際地址由段地址 偏移地址 段首地址必須能被16整除 50 2 物理地址形成邏輯地址 存儲(chǔ)器的任一個(gè)邏輯地址由段基址和偏移地址組成 程序設(shè)計(jì)時(shí)采用邏輯地址 物理地址 存儲(chǔ)器的絕對(duì)地址 從00000 FFFFFH 它是由邏輯地址變換而來(lái) 即 物理地址 段地址 16 偏移地址 51 3 邏輯地址來(lái)源已知 物理地址 段地址 16 偏移地址 段地址偏移器 CS DS ES SS 偏移地址寄存器 IP SI DI BX SP BP 52 53 2 3 2 8086存儲(chǔ)器的分體結(jié)構(gòu) 8086系統(tǒng)中 1MB的存儲(chǔ)器空間分成兩個(gè)存儲(chǔ)體 偶地址和奇地址存儲(chǔ)體 各為512KB示意圖如圖2 10所示 54 當(dāng)A0 0時(shí) 訪問(wèn)偶地址存儲(chǔ)體 它與數(shù)據(jù)線(xiàn)低8位相連 從低8位數(shù)據(jù)總線(xiàn)讀 寫(xiě)一個(gè)字節(jié) 當(dāng) BHE 0時(shí) 訪問(wèn)奇數(shù)地址存儲(chǔ)體 它與數(shù)據(jù)總線(xiàn)高8位相連 從高8位數(shù)據(jù)總線(xiàn)讀 寫(xiě)一個(gè)字節(jié) 55 存儲(chǔ)器中存放的信息稱(chēng)為存儲(chǔ)單元的內(nèi)容 例如存儲(chǔ)單元00100H中的內(nèi)容為34H 可表示為 00100H 34H如 在00100H中存放一個(gè)字1234H 可表示為 00100H 1234H如 在00103H中存放一個(gè)字0152H 表示為 00103H 0152H 注意 字的存放順序 低位在低地址 高位在高地址 56 存儲(chǔ)器在讀 寫(xiě)存儲(chǔ)單元內(nèi)容的順序 如圖2 12 57 圖2 13指出了8086系統(tǒng)和8088系統(tǒng)中存儲(chǔ)器與總線(xiàn)的連接 下圖為8086系統(tǒng) 58 圖2 13指出了8086系統(tǒng)和8088系統(tǒng)中存儲(chǔ)器與總線(xiàn)的連接 下圖為8088系統(tǒng) 59 2 3 3堆棧的概念 所謂堆棧是在存儲(chǔ)器中開(kāi)辟一個(gè)區(qū)域 用來(lái)存放需要暫時(shí)保存的數(shù)據(jù) 堆棧段是由段定義語(yǔ)句在存儲(chǔ)器中定義的一個(gè)段 它可以在存儲(chǔ)器1MB空間內(nèi)任意浮動(dòng) 堆棧段容量小于等于64KB 段基址由堆棧寄存器SS指定 棧頂由堆棧指針SP指定 棧底設(shè)在存儲(chǔ)器的高地址區(qū) 堆棧地址由高向低增長(zhǎng) 圖2 14為堆棧操作示意圖 60 61 62 堆棧操作的特點(diǎn) 先進(jìn)后出 注意兩點(diǎn) 1 先進(jìn)入的內(nèi)容后彈出 保證返回存儲(chǔ)器內(nèi)容不發(fā)生錯(cuò)誤 例2 5 PUSHAXPUSHBXPUSHCXPOPCXPOPAXPOPBX PUSHAXPUSHBXPUSHCXPOPCXPOPBXPOPAX 63 注意2 PUSH和POP的指令要成對(duì)使用 若不匹配 會(huì)造成返回主程序的地址錯(cuò)誤 例2 6 PUSHAXPUSHBXPUSHCX POPCXPOPBXRET PUSHAXPUSHBXPUSHCX POPCXPOPBXPOPAXRET 64 2 48086系統(tǒng)配置 根據(jù)使用的目的不同 8086 8088系統(tǒng)可以有最小模式和最大模式兩種系統(tǒng)配置方式 兩種方式的配置是由硬件設(shè)定的 當(dāng)8086引腳MN MX 1時(shí) 構(gòu)成最小方式 當(dāng)MN MX 0時(shí) 構(gòu)成最大方式 最小方式為單機(jī)系統(tǒng) 最大方式是可以?xún)蓚€(gè)以上微處理器工作 65 最小模式和最大模式的特點(diǎn) 見(jiàn)表2 9 66 8086 8088兩種模式中的引腳名稱(chēng) 見(jiàn)表2 10 67 2 4 1最小模式系統(tǒng) 68 1 地址鎖存器8282 8283CPU與存儲(chǔ)器進(jìn)行數(shù)據(jù)交換時(shí) 首先要送出地址信號(hào) 然后再發(fā)出控制信號(hào)和數(shù)據(jù)信號(hào) 由于采用復(fù)用總線(xiàn) 所以要加入鎖存器 見(jiàn)圖2 15 69 2 雙向數(shù)據(jù)總線(xiàn)收發(fā)器8286 8287CPU驅(qū)動(dòng)數(shù)據(jù)的負(fù)載能力有限 當(dāng)掛在數(shù)據(jù)總線(xiàn)上的部件增加時(shí)可用8286 8287來(lái)增加驅(qū)動(dòng)能力 圖2 16是8286引腳及單元結(jié)構(gòu)圖 70 3 時(shí)鐘發(fā)生器8284CPU的內(nèi)外部時(shí)間基準(zhǔn)信號(hào)由時(shí)鐘輸入信號(hào)CLK提供 CLK是外部8284產(chǎn)生提供的 圖2 17給出8