簡單頻率計的制作.doc

一設(shè)計的基本原理和框圖 1.1基本原理：數(shù)字頻率計是用數(shù)字顯示被測信號的頻率的儀器，被測信號可以是正弦波，方波或者其他周期性變化的信號，它的基本原理是時基信號發(fā)生器提供標準的時基脈沖信號，若其周期為1s則門控電路的輸出信號持續(xù)時間亦準確到1s。閘門電路有標準秒信號控制，當秒信號到來時閘門開通，信號通過閘門送到計數(shù)譯碼顯示電路，秒信號結(jié)束時閘門關(guān)閉，計數(shù)器停止計數(shù)，由于計數(shù)器記得脈沖數(shù)N的是一秒內(nèi)的累積數(shù)，所以被測頻率是NHZ。閘門時間可以取大于或者小于1秒的值，測得的頻率時間間隔與閘門時間的取值成正比，在這里取的閘門時間為1s。在此，數(shù)字頻率計由分頻器，片選電路，計數(shù)器，鎖存器，譯碼電路和顯示電路作為主要組成部分。 1.2設(shè)計框圖如圖1.1所示：譯碼信號清零信號鎖存器計數(shù)器待測信號顯示器片選信號時鐘信號譯碼器片選分頻器 圖1.1二單元電路設(shè)計 2.1分頻電路模塊 分頻器在總電路中有兩個作用。由總圖框圖中分頻器有兩個輸出，一個給計數(shù)器，一個給鎖存器。時鐘信號經(jīng)過分頻電路形成了20分頻后的門信號。另一個給鎖存器作鎖存信號，當信號為低電平時就鎖存計數(shù)器中的數(shù)。 分頻電路圖如圖2.1 圖2.1 分頻電路圖2.2片選信號電路模塊 這個電路有兩個用途：一是為后面的片選電路產(chǎn)生片選信號，二是為譯碼模塊提供選擇脈沖信號。 電路圖如圖2.2圖2.2 片選信號電路圖2.3計數(shù)器模塊 計數(shù)器模塊為該電路中的核心模塊，它的功能是：當門信號為上升沿時，電路開始計算半個周期內(nèi)被測信號通過的周期數(shù)，到下升沿后結(jié)束。然后送給鎖存器鎖存。計數(shù)器電路圖如圖2.3所示：圖2.3 計數(shù)器電路圖2.4鎖存器模塊 在分頻信號的下降沿到來時，鎖存器將計數(shù)器的信號鎖存，然后送給編譯模塊中。其電路圖如圖2.4所示：圖2.4 鎖存器電路圖2.5譯碼信號模塊 此模塊是對四個鎖存器進行選擇，按順序的將四個鎖存器中的數(shù)值送給譯碼模塊中譯碼。其電路圖如圖2.5圖2.5 譯碼信號電路圖2.6片選模塊 該模塊接收到片選信號后，輸出給顯示器，選擇顯示那個顯示管。其電路圖如圖2.6所示：圖2.6 片選電路圖2.7譯碼模塊譯碼模塊的作用就是將譯碼信號模塊中選擇出的信號進行譯碼，并將其送給顯示器。其電路圖如圖2.7所示：圖2.7 譯碼電路圖2.8總電路圖圖2.8總電路圖三編程下載 3.1分頻模塊的程序library ieee;use ieee.std_logic_1164.all;entity fen isport(clk:in std_logic; q:out std_logic);end fen;architecture fen_arc of fen isbeginprocess(clk)variable cnt:integer range 0 to 9;variable x:std_logic;beginif clkevent and clk=1 then if cnt9 then cnt:=cnt+1; else cnt:=0;x:=not x;end if;end if;q=x;end process;end fen_arc;3.2片選信號模塊的程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity sel isport(clk:in std_logic; q:out std_logic_vector(2 downto 0);end sel;architecture sel_arc of sel isbeginprocess(clk)variable cnt:std_logic_vector(2 downto 0);beginif clkevent and clk=1 then cnt:=cnt+1;end if;q=cnt;end process;end sel_arc;3.3計數(shù)器模塊的程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity corna isport(clr,sig,door:in std_logic; alm:out std_logic; q3,q2,q1,q0,dang:out std_logic_vector(3 downto 0);end corna;architecture corn_arc of corna isbeginprocess(door,sig)variable c3,c2,c1,c0:std_logic_vector(3 downto 0);variable x:std_logic;begin if sigevent and sig=1 then if clr=0 then alm=0;c3:=0000;c2:=0000;c1:=0000;c0:=0000; elsif door=0 then c3:=0000;c2:=0000;c1:=0000;c0:=0000; elsif door=1 then if c01001 thenc0:=c0+1; elsec0:=0000;if c11001 thenc1:=c1+1;else c1:=0000;if c21001 thenc2:=c2+1;elsec2:=0000;if c31001 thenc3:=c3+1;elsec3:=0000;alm=1;end if; end if; end if; end if; end if;if c3/=0000 then q3=c3;q2=c2;q1=c1;q0=c0;dang=0100; elsif c2/=0000 then q3=0000;q2=c2;q1=c1;q0=c0;dang=0011; elsif c1/=0000 thenq3=0000;q2=0000;q1=c1;q0=c0;dang=0010; else q3=0000;q2=0000;q1=0000;q0=c0;dang=0001;end if; end if;end process; end corn_arc;3.4鎖存器模塊的程序library ieee;use ieee.std_logic_1164.all;entity lock isport(l:in std_logic; a4,a3,a2,a1,a0:in std_logic_vector(3 downto 0); q4,q3,q2,q1,q0:out std_logic_vector(3 downto 0);end lock;architecture lock_arc of lock isbegin process(l) variable t4,t3,t2,t1,t0:std_logic_vector(3 downto 0);beginif levent and l=0 thent4:=a4;t3:=a3;t2:=a2;t1:=a1;t0:=a0;end if;q4=t4;q3=t3;q2=t2;q1=t1;q0qqqqqqqqqqqqqqqqqqqqqqqqqqclr,sig=sig,door=t11,alm=alm,q3=t1,q2=t2,q1=t3,q0=t4,dang=t5);u2: fen port map (clk=clk,q=t11);u3: lock port map (l=t11,a4=t1,a3=t2,a2=t3,a1=t4,a0=t5,q4=t6,q3=t7,q2=t8,q1=t9,q0=t10);u4: sel port map (clk=clk,q=t20);u5: ch port map (sel=t20,a3=t6,a2=t7,a1=t8,a0=t9,dang=t10,q=t12);u6: disp port map (d=t12,q=q);u7: ym port map (d=t20,q=se);end architecture art;四仿真與調(diào)試 4.1分頻電路模塊的仿真 在quartus II中打開事先編譯好的程序，然后建立工程文件，再打開波形圖顯示窗口，設(shè)置好參數(shù)，保存后編譯，編譯無錯誤既可以生成電路圖。其仿真圖如圖4.1所示： 圖4.1 分頻電路仿真圖4.2片選信號電路的仿真 其仿真圖如圖4.2.圖4.2 片選信號電路仿真圖4.3計算器模塊的仿真 其仿真圖如圖4.3所示： 圖4.3 計算器電路仿真圖4.4鎖存器模塊仿真 其仿真圖如圖4.4所示： 圖4.4 鎖存器電路仿真圖4.5譯碼信號模塊的仿真 其仿真圖如圖4.5. 圖4.5 譯碼信號電路仿真圖4.6片選模塊的仿真 其仿真圖如圖4.6 圖4.6 片選電路仿真圖4.7譯碼器模塊其仿真圖如4.7 圖4.7 譯碼電路仿真圖4.8總電路圖的仿真用頂層文件將七個模塊用導(dǎo)線相形成總電路圖。其仿真圖如圖4.8 圖4.8總電路仿真圖4.9硬件調(diào)試軟件仿真完成以后就與硬件相連，先設(shè)置好管腳。點擊“assingmengt”菜單的“pin planner”將管腳設(shè)置好，再在實驗箱上按設(shè)置好的管腳用導(dǎo)線連起來，確定后編譯。關(guān)閉puartus軟件，將試驗箱接入電腦，按提示安裝。重新打開軟件，點擊菜單“tools”中的”granmmer”確定接好USB接口。將實驗箱的線接好后就可以運行，看結(jié)果與仿真是否相符.點擊“start”將清零信號置低電平，顯示器顯示1 0000的字樣。將被側(cè)信號與時鐘信號設(shè)置合理的數(shù)值，將清理信號置為高電平。顯示器中就能顯示器分頻數(shù)值。1.清零信號為低電平時候的顯示結(jié)果如圖4.9.1 圖4.9.1清零信號為低電平時的結(jié)果 圖中為清零信號為低電平時，顯示為0000，前面的1為在這種情況下只需要一個計數(shù)器工作。2.清零信號置為高電平后的結(jié)果如下圖圖4.9.2所示： 圖4.9.2 清零信號為高電平時的顯示結(jié)果 圖中顯示的為將被測信號為時鐘信號的3840倍的顯示結(jié)果。顯示為3840，前面的4為需要用4個計數(shù)器工作。五心得體會這次課程設(shè)計是我們幾個同學一起做的，我最深刻的體會就是合作更容易創(chuàng)造成功，在做課程設(shè)計的過程中，我碰到很多的問題，有的是在書上和網(wǎng)上都沒找到答案的，由于自己平時遇到問題的時候一般都習慣在書上和網(wǎng)上尋找答案，所以也沒怎么問同學和老師，但是這樣做得結(jié)果是問題始終解決不了，又花了很多時間，后來我就問了同學，他們一下子就告訴了我該怎么解決這個問題，后來大家有問題的時候就互相問，結(jié)果是問題解決得既快又好，這讓我們大家都節(jié)約了很多不必要的時間，我想分組做課程設(shè)計真的有很多好處，因為學習的目的是學知識，至于是怎么學到的并不是最重要的。這讓我想到為什么公司在招聘員工的時候常常會考察這個員工是否有與他人合作的精神，而不是看他能力怎么樣了，因為僅僅只靠自己一個人的能力，而不會與他人合作是很難在段的時間里取得成績的，而要在這個社會上有很強的競爭力，需要的不僅僅是事情做得好，更重要的是能不能很快的解決問題。在剛拿到這個課題的時候，我對Quartus II這個軟件是很不熟悉的，于是就找了EDA這本書來仔細的看，先是按照書上所說的來自己先練習使用這個軟件，結(jié)果還是遇到了問題，比如事先已經(jīng)把程序保存在一個文件夾里了，心想直接調(diào)出來用就可以了吧！因為保存在文件夾里的程序是已經(jīng)編譯過沒有問題的了，調(diào)出來用的時候就不必再編譯一遍了吧！實際是如果這樣做了是不能做出仿真圖形的，要在建立工程之后，打開波形圖窗口再保存和編譯過后才能仿真出波形圖。有些問題自己一直解決不了，后來經(jīng)過問了老師和同學之后才把問題解決了。所以我認識到，在