計算機組成與結構復習要點詳細解答.ppt

1.2 計算機系統(tǒng)的硬件組成,計算機系統(tǒng)的硬件結構（5個部件）,馮諾依曼結構圖,1.2 計算機系統(tǒng)的硬件組成,馮諾依曼結構的主要特點 計算機以運算器為中心。 在存儲器中，指令和數據同等對待。 存儲器是按地址訪問、按順序線性編址的一維結構，每個單元的位數是固定的。 指令的執(zhí)行是順序的，即一般是按照指令在存儲器中存放的順序執(zhí)行。程序的分支由轉移指令實現(xiàn)。 指令由操作碼和地址碼組成。 指令和數據均以二進制編碼表示，采用二進制運算。,馮諾依曼結構又稱普林斯頓體系結構 （Princeton architecture）。與其對應的還有哈佛結構,簡單說明馮.諾依曼計算機體系的主要特點,計算機由運算器、控制器、存儲器、輸入設備和輸出設備五部分組成； 采用存儲程序的方式； 數據以2進制表示。,什么是摩爾定律?,它是英特爾公司創(chuàng)始人之一戈登摩爾（Gordon Moore）于1965年在總結存儲器芯片的增長規(guī)律時（據說當時在準備一個講演），發(fā)現(xiàn)“微芯片上集成的晶體管數目每12個月翻一番”。,后來摩爾定律表述為“集成電路的集成度每18個月翻一番”，或者說“三年翻兩番”。這些表述并不完全一致，但是它表明半導體技術是按一個較高的指數規(guī)律發(fā)展的。,1.6 計算機的性能指標,1.6.2 Amdahl定律,Amdahl定律 當對一個系統(tǒng)中的某個部件進行改進后，所能 獲得的整個系統(tǒng)性能的提高，受限于該部件的執(zhí)行 時間占總執(zhí)行時間的百分比。,計算機機系統(tǒng)的從語言角度出發(fā)的多級層次結構圖,IEEE754單精度浮點數的轉換計算,若浮點數X的IEEE-754標準格式為32E46000H，求其十進制數值表示。 解： 32E46000H = 0011 0010 1110 0100 0110 0000 0000 0000 B S=0 E = 011 0010 1 = 64+32+4+1 =101，e= E 127 = 101 127 = - 26 1.M=1.1100100011 真值為 + 1.1100100011*2-26,S（1）,階碼E（8）,尾數M（23）,IEEE754單精度浮點數的轉換計算,將十進制數10.25轉換成IEEE-754標準的32位浮點數的十六進制表示。 解： 10.25D = 1010.01B = 1.01001*211 E = e +127 = 3+127 = 130，1.M=1.01001，M= 01001 二進制表示為： 0100 0001 0010 0100 0000 0000 0000 0000B=41240000H,3.3 尋址方式,直接（存儲器）尋址 在指令的地址碼字段直接給出操作數所在主存單元的地址。 簡單、快速的尋址方式，但尋址范圍受限于地址碼字段的位數。,間接尋址 指令的地址碼字段給出的是操作數所在內存單元的地址的地址。 指令中形式地址所指定的內存單元中存放的內容才是操作數的真正地址。 得到操作數需要訪問兩次內存，指令的執(zhí)行速度比較慢 。,3.3 尋址方式,寄存器直接尋址方式,寄存器間接尋址方式,3.3 尋址方式,3.3 尋址方式,相對尋址方式,3.3 尋址方式,變址尋址方式,3.3 尋址方式,基址尋址方式,CPU具有以下4個方面的基本功能： 指令順序控制 指控制程序中指令的執(zhí)行順序。 程序中各指令之間是有嚴格先后順序的，必須嚴格按程序規(guī)定的順序執(zhí)行，才能保證計算機工作的正確性。 操作控制 一條指令的功能往往是由計算機中的部件執(zhí)行一序列的操作來實現(xiàn)的。CPU要根據指令的功能，產生相應的操作控制信號，發(fā)送給相應的部件，從而控制這些部件按指令的要求進行動作。,4.1 CPU的功能和組成,4.1.1 CPU的功能,4.1 CPU的功能和組成,時間控制 對各種操作實施時間上的定時。 在一條指令的執(zhí)行過程中，在什么時間做什么操作均應受到嚴格的控制。 數據加工 即對數據進行算術運算和邏輯運算，或進行其他的信息處理 。,4.1 CPU的功能和組成,現(xiàn)代CPU一般由運算器、控制器、數據通路（datapath）和高速緩沖存儲器（Cache）組成。 數據通路是指各部件之間通過數據線的相互連接。 選擇什么樣的數據通路，對于CPU的性能有很大的影響。 CPU執(zhí)行一條指令，實際上就是由控制器對計算機中的部件發(fā)操作控制信號、并對數據通路進行設置來實現(xiàn)的。,4.1.2 CPU的基本組成,4.1 CPU的功能和組成,一條指令的執(zhí)行過程包括3個基本步驟： 取指令：從存儲器取出一條指令，該指令的地址由程序計數器PC給出。 譯碼：對該指令的操作碼進行譯碼分析，確定是哪一種指令，并轉到這種指令對應的執(zhí)行階段。 執(zhí)行：按指令操作碼的要求執(zhí)行該指令。執(zhí)行過程可能需要多步操作，控制器將為之形成完成該指令功能所需要的操作控制信號。執(zhí)行完畢后，回到取指令階段，去取下一條指令。如此反復，直到整個程序執(zhí)行完。,4.1.3 指令執(zhí)行的基本步驟,4.1 CPU的功能和組成,取指令,譯碼,指令a,指令b,指令x,執(zhí)行,指令的執(zhí)行過程,要求填寫圖中空缺,指令部件（PC，IR，ID，地址形成部件） 時序控制部件 微操作信號形成部件 中斷控制邏輯 程序狀態(tài)寄存器PSR,要求填寫圖中空缺,4.6 控制器的設計,使用指令譯碼器和一個計數器及其譯碼器來形成各狀態(tài)的時序。 R-TYPE表示是R類指令 LD、ST、BEQZ表示分別是lw、sw、beqz指令,圖4.22 模型機的硬連邏輯控制器,4.6 控制器的設計,進入各狀態(tài)的條件 FETCH=T0 DECODE-REG=T1 LD-ST=（LD+ST）T2 LD2=LDT3 LD3=LDT4 ST2= STT3 RR-STEP1=R-TYPET2 RR-STEP2= R-TYPET3 BR1=BEQZT2 BR2=BEQZT3,得到各控制信號的邏輯表達式 IRWrite= FETCH ALUSrcA= LD-ST+ RR-STEP1 ALUSrcB1= BR1 （ALUSrcB的高位） ALUSrcB0= LD-ST （ALUSrcB的低位） ALUOp1= RR-STEP1 DMtoReg= RR-STEP2 RegDst= LD3 RegWrite= RR-STEP2 +LD3 DMRead=LD2 DMWrite=ST2 Branch=BR2 PCWrite=BR2 CLR= LD3+ ST2+ RR-STEP2+ BR2,Wilkes微程序控制器的原理圖 控制存儲器CM 簡稱控存，用于存放實現(xiàn)整個指令系統(tǒng)的所有微程序。 每個單元存放一個微指令字。 微指令寄存器IR 用來存放從控存讀出的當前微指令。 微指令中包含兩個字段 操作控制字段：直接與控制信號線連接，控制相關的部件完成微指令所規(guī)定的微操作。 地址控制字段：用于控制下一條微指令地址的產生。,5.2 微程序控制器的組成與工作過程,5.2 微程序控制器的組成與工作過程,微地址形成電路 該電路根據控制地址字段中的信息產生后續(xù)微地址。 微地址寄存器MAR 接受微地址形成電路送來的地址，為讀取下一條微 指令做好準備。 地址譯碼器 將MAR中的微地址進行譯碼，找到被訪問的控存 單元，將其中的微指令讀出并存放于IR中。,5.2 微程序控制器的組成與工作過程,圖5.2 Wilkes微程序控制器原理圖,5.2 微程序控制器的組成與工作過程,微程序控制器的工作過程（假設其微程序已經在控存中準備好） 1) 啟動取指微程序，把要執(zhí)行的機器指令（其地址由PC給出）從主存取到指令寄存器IR中，并完成對PC的增量操作。 2 ) 根據IR中指令的操作碼，微地址形成電路產生該指令的微程序的入口地址，并送入MAR。 3 ) MAR中微地址經過譯碼，從控存中讀取相應的微指令送入IR 4 ) IR中微指令的操作控制字段直接（或經過譯碼）產生一組微命令，送往相應的功能部件，控制它們完成所規(guī)定的微操作。 5) 微地址形成電路根據IR中微指令的地址控制字段和機器的狀態(tài)信息（如程序狀態(tài)字PSW），產生下一條微指令的地址并送往MAR。 6) 重復上述步驟第3到第5步，直到該機器指令的微程序全部執(zhí)行完畢,5.3 微程序設計技術,直接控制編碼法（不譯碼法） 微操作控制字段的每一位直接對應一個微操作。 當某位為1時，就表示執(zhí)行相應的微操作； 為0時就不執(zhí)行該微操作。 優(yōu)點：結構簡單，并行性最好，操作速度快。 缺點：微指令字太長。,5.3 微程序設計技術,最短字長編碼法 將所有的微命令進行統(tǒng)一的二進制編碼，每條指令只定義一個微操作。 微操作控制字段的長度L與微命令的總數N的關系 L log2N 優(yōu)缺點 微指令的字長最短，但要經過譯碼后才能得到所需要的微命令，執(zhí)行速度會受到影響。 在一條微指令中只能產生一個微命令，無法利用硬件所具有的并行性。,5.3 微程序設計技術,需對整個微操作控制字段進行譯碼，產生相應的一組微命令。,5.3 微程序設計技術,字段直接編碼法 把微操作控制字段進一步劃分為若干個字段，每個字段單獨編碼，每個碼點表示一個微命令。 上面兩種方法的折中方案： 字段之間采用直接控制，字段內部采用最短字長編碼。 進行字段劃分時，需要注意以下原則： 可以按功能和部件劃分，對于機器中的每一種功能類型或每一個部件，分配一個字段； 把互斥的微操作分在同一字段，把相容的微操作分到不同的字段 ； 字段的劃分應與數據通路相適應； 一般每個字段應留出一個碼點，用于表示不發(fā)任何微命令。,5.3 微程序設計技術,既能縮短微指令字長，又能實現(xiàn)較高的并行性，執(zhí)行速度比較快。,字段間接編碼 字段的編碼的含義（即表示什么微命令）要由另外一個字段的編碼來解釋確定。 一個解釋字段要同時對多個字段進行控制（解釋），才能有效地縮短字長。 解釋字段應有某些分類的特征,5.3 微程序設計技術,分為兩大類：水平型微指令和垂直型微指令。 水平型微指令 一次能定義并執(zhí)行多個微操作的微指令。 具有以下特點： 微指令字較長，一般為幾十位到上百位。 例如：VAX-11/780機的微指令字長為96位。 微指令中描述并行微操作的能力強，在一個微周期中，能并行執(zhí)行多個微操作。 微指令譯碼簡單，一般采用直接控制編碼法和分段直接編碼法。,5.3.2 微指令格式,5.3 微程序設計技術,優(yōu)缺點 并行操作能力強、執(zhí)行速度快、代碼長度短。 微指令字比較長，明顯增加了控存的寬度。 編制微程序比較復雜，難度較大，也不易實現(xiàn)設計的自動化。 垂直型微指令 一次只能定義一兩個微操作（一般是數據傳送），而且微指令字長比較短。 例如，一條垂直型運算操作的微指令的格式為：,5.3 微程序設計技術,其中： OP：微操作碼 把兩個源寄存器中的內容進行OP所規(guī)定的操作，結果存入目的寄存器字段所指定的寄存器中。 特點 微指令字短，一般為一、二十來位； 微指令的并行微操作能力差，一條微指令只能控制數據通路的一兩種信息傳送； 垂直型微指令是通過一個稱為微操作碼的字段來定義微指令的基本功能和信息傳送路徑。執(zhí)行時，需進行完全譯碼，譯碼比較復雜。 微指令的各二進制位與數據通路的各個控制點之間完全不存在直接對應關系。,5.3 微程序設計技術,微程序的順序控制問題（微程序地址控制問題） 初始微地址 ：機器指令所對應的微程序的入口地址 形成下一條微指令的地址（稱為后繼微地址） 微程序入口地址的形成 公用的“取指令”微程序一般存放在控存中第0號單元或其它指定的控存單元開始的一片控存區(qū)域中。（這個地址是固定不變的） 根據IR中的操作碼，找到該指令所對用的微程序的入口地址。,5.3.3 微程序的順序控制,5.3 微程序設計技術,后繼微地址的形成 兩種方式：增量方式，斷定方式。 增量方式 設置一個微程序計數器PC。 順序執(zhí)行時，給PC增加一個增量（通常為1）給出下一條微指令的地址。 遇到轉移時，由微指令給出轉移目標的微地址。 采用這種方式的微指令格式：,SCF,5.3 微程序設計技術,微地址控制方式的原理框圖,注意：需要掌握此圖的分析,模型機的微程序控制器,ROM1散轉表,ROM2散轉表,原碼一位乘法的運算流程,例6.7 已知XfX原01101，YfY原11011，n4， 求UfUV原XfX原YfY原？ 解： 符號位Uf 1 得：UfUV原XfX原YfY原110001111,6.3 定點數的乘除法運算,6.3 定點數的乘除法運算,6.3 定點數的乘除法運算,Booth乘法。它是由英國的布斯（A.D.Booth）夫婦首先提出的。 若參加運算的為兩個n位的定點補碼數，則乘積為 2n位的補碼數。其中各自包含一位符號位。 設 被乘數XXn-1Xn-2X1X0 乘數YYn-1Yn-2Y1Y0 則乘積UVXY,6.3.2 補碼一位乘法,6.3 定點數的乘除法運算,Booth乘法的運算規(guī)則 （1）參加運算的數都是補碼表示的，符號位一同參加運算，得到的結果也是補碼數。 （2）乘數Y的末尾增設一位附加位Y-1，初始值為0。部分積的初值為0。 （3）根據乘數Y的最低兩位Y0Y-1的值，進行相應的操作。具體操作如表所示。 其中“X”是通過“X補”來實現(xiàn)。 （4）將上述過程（3）重復n遍，最后得到的部分積就是運算結果。,6.3 定點數的乘除法運算,Booth乘法的操作,Booth乘法的運算流程 其中：UUX通過UUX補來實現(xiàn)。,6.3 定點數的乘除法運算,例6.8 已知X補1101，Y補1011，n4， 求UV補X補Y補？ 解：X補0011 得：UV補X補Y補00001111,6.3 定點數的乘除法運算,按保存數據的方式不同，將隨機存儲器分為兩類： 靜態(tài)RAM 動態(tài)RAM,7.2 隨機存儲器,7.2.1 靜態(tài)隨機存儲器,存儲位元電路：存儲一位二進制信息的電路 一個六管SRAM存儲位元電路,7.2 隨機存儲器,T1、T2管：工作管，它們交叉耦合構成觸發(fā)器。 T3、T4管：負載管 T5、T6管：門控管,T1導通、T2截止為“1”狀態(tài)，這時位線D為高電位，保存信息“1”； T2導通，T1截止為“0”狀態(tài)，這時位線D為低電位，保存信息“0”。,7.2 隨機存儲器,利用MOS晶體管的管極電容來存儲二進制信息。 電容上有電荷：二進制信息“1” 電容上無電荷：二進制信息 “0” 一個單管DRAM存儲位元電路 由一個晶體管T和一個電容C構成 C上有電荷表示所存信息為“1”，無電荷表示所存信息為“0”。,7.2.2 動態(tài)隨機存儲器DRAM,7.2 隨機存儲器,保持 當字驅動線W處于低電位時，T截止，切斷了電容C的通路，使得C保持其電荷不變。 當要寫入或讀出信息時，首先要使字驅動線處于高電位，將T管打開處于導通狀態(tài)，電容C與位線相連。 寫入操作 寫入“1” ：在位線D上加高電位，通過T對電容C充電，使C充滿正電荷，寫入的信息“1”以電荷的形式保存在電容上。 寫入“0”：在位線D上加低電位，電容C通過T放電，使C上原有電荷幾乎放光，存儲了信息“0”。,7.2 隨機存儲器,讀操作 當T導通以后，若原存信息為“1”，電容C上的電荷通過T輸出到位線上，在位線上檢測到電流，表示所存信息為“1”。 若原存信息為“0，電容C上幾乎無電荷，在位線上檢測不到電流，表示所存信息為“0”。 破壞性讀出 讀操作后需要進行恢復工作。 恢復：再給電容C充電，相當于進行一次寫“1”的操作,7.2 隨機存儲器,DRAM的特點 基本存儲位元電路中所含晶體管數目少、集成度高、成本低、功耗小。 它需外加刷新電路。 工作速度比SRAM慢得多。 破壞性讀出且需要刷新,7.6 輔助存儲器,磁記錄方式 磁記錄方式是一種編碼方式，即按照某種規(guī)律將一連串的二進制數字信息變換成磁層上相應的磁化狀態(tài)。 寫入電流波形如圖所示 常用的磁記錄方式有6種 歸零制（RZ） 記錄“1”時，寫磁頭線圈中通以正向脈沖電流； 記錄“0”時，通以反向脈沖電流。 不歸零制（NRZ） 記錄“1”時，寫磁頭線圈中通以正向電流； 記錄“0”時，通以反向電流。 又稱為 “見變就翻”的不歸零制。,7.6 輔助存儲器,見“1”就翻的不歸零制（NRZ1） 記錄“1”時，在位周期中間寫電流改變一次方向； 記錄“0”時，寫電流方向維持不變。 調相制（PM） 又稱相位編碼 記錄“1”時，寫電流在位周期中間由正變?yōu)樨摚?記錄“0”時，寫電流在位周期中間由負變?yōu)檎?當相鄰兩位相同時，兩位交界處電流要改變一次方向。,7.6 輔助存儲器,調頻制（FM） 不論記錄“1”還是“0”，在相鄰兩位交界處電流都改變一次方向； 記錄“1”時，寫電流在位周期中間改變一次方向； 記錄“0”時，寫電流在位周期中間方向不變。 改進的調頻制（MFM） 記錄“1”時，寫電流在位周期中間總是改變方向； 記錄單個“0”時，寫電流不改變方向，但記錄連續(xù)的“0”時，寫電流在相鄰兩位邊界改變方向。 采用MFM制的記錄密度是FM制的兩倍。 需掌握看圖分辨能力！,7.6 輔助存儲器,是調頻制（FM） 是改進調頻制（MFM） 是調相制（PE） 是調頻制（FM） 是不歸零制（NRZ） 是“見1就翻制”（NRZ1）,8.1 總線的概念,8.1.1 總線（BUS）的基本概念,總線的特性 物理特性 指總線在物理連接上的特性，包括連線的數量、連線類型，總線的插頭、插座形狀以及引腳線的排列方式等。 依據連接類型的不同，總線分為電纜式、主板式和底板式。 依據連線數量的不同，總線分為串行總線和并行總線。 電氣特性：指總線的每一根線上的信號傳遞方向、信號有效電平的范圍。 功能特性：指總線中每一根線的功能。 時間特性：指總線中每根線在什么時間內有效，以及每根線產生的信號之間的時序關系。,8.1 總線的概念,2.總線的內部結構 數據傳送總線：由地址線、數據線、控制線組成。 數據線用于源部件和目的部件之間的數據傳送。 地址線用來給出源數據或目的數據所在的主存單元或I/O端口的地址。 控制線用來控制對數據線和地址線的訪問和使用，并且傳送定時信號和命令信息等。 仲裁總線：包括總線請求線和總線授權線。 中斷和同步總線：用于處理帶優(yōu)先級的中斷操作，包括中斷請求線和中斷認可線（中斷響應線）。 公用線：包括時鐘信號線、電源線、地線、系統(tǒng)復位線以及加電或斷電的時序信號線等。,8.1 總線的概念,8.1 總線的概念,總線的參數 時鐘頻率 總線的工作頻率，通常以MHz表示。 對同步總線來說，在數據總線寬度相同的情況下，總線的時鐘頻率越高，其數據吞吐量就越大。 總線寬度 總線的數據連線的數量，通常以位為單位。 一般來說，總線的寬度與計算機的字長相同。 總線傳送速率 總線每秒鐘能夠傳送的字節(jié)數，用MB/s表示，也稱總線帶寬。 （每秒多少兆字節(jié)）,【例】 某總線在一個總線周期中并行傳送32位數據，假設一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHz，總線帶寬是多少? 如果一個總線周期中并行傳送64位數據，總線時鐘頻率升為66MHz，總線帶寬是多少? 【解】 總線帶寬 = (32 bit / 8 bit/B) 33 MHz = (32 bit / 8 bit/B) 33 M/s = 132 MB/s 總線帶寬 = (64 bit / 8 bit/B) 66 MHz = (64 bit / 8 bit/B) 66 M/s = 528 MB/s,8.1 總線的概念,4 總線的特點 優(yōu)點 多個部件采用總線方式互連，可以大大降低部件之間互連的復雜性，大幅度減少連線的數量，降低成本。 使用總線互連后，各部件之間連接的多個接口變成了每個部件與總線間的單一連接接口，接口的器材量大幅度減少。 可擴展性好。 缺點 總線由它所連接的的所有部件分時共享使用，當多個部件同時需要傳送數據時，有可能成為系統(tǒng)的瓶頸。 總線是計算機系統(tǒng)的核心部分之一。當總線出故障時，系統(tǒng)會癱瘓。 總線的速度受到物理因素的嚴重限制：總線長度和總線上的設備數量（和由此導致的總線負載）。,8.1 總線的概念,按照總線所處的位置以及所連接的模塊功能大小的不同分成3類： 內部總線 CPU芯片內部連接各模塊的總線。 也稱為片內總線。 系統(tǒng)總線 連接計算機系統(tǒng)中CPU、存儲器和I/O模塊等主要功能部件的總線。 也稱為板級總線。 I/O總線 也稱為設備總線。 專門用于連接主機和I/O設備的總線。,8.1.2 總線的分類,8.1 總線的概念,按照總線一次傳送的數據位數可將總線分為 串行總線（1位） 并行總線（多位） 按照總線的信號是否有多種功能分為 專用總線 復用總線,8.1 總線的概念,按照總線的定時方式的不同分為 同步總線 異步總線 按照所傳送的信息的類型分為 地址總線 數據總線 控制總線 按照允許的數據傳送方向分為 單向傳送（單工）總線 雙向傳送（雙工）總線,總線主設備是總線操作的發(fā)起者，一般具有較完備的總線控制功能。 總線從設備則不能引發(fā)總線操作，它只能在總線操作中作為被操作的對象。 在任意時刻一根總線上工作的主設備不能超過一個，否則將會導致總線使用權和總線上信息的混亂。,8.2 總線系統(tǒng)的工作原理,8.2.1 主設備/從設備,8.2 總線系統(tǒng)的工作原理,任務：負責管理總線的使用。 可以設置一個專門的總線控制器，也可以將控制器的功能分布到總線的各個部件或設備上去實現(xiàn)。 總線控制器的具體功能 總線系統(tǒng)的資源分配與管理。 負責向使用總線的功能模塊分配中斷向量號、DMA通道號和I/O地址等資源。 提供總線定時信號。 即產生總線操作所需要的各種總線命令和標識信號，產生各種定時信號等。,8.2.2 總線控制器,8.2 總線系統(tǒng)的工作原理,負責總線使用權的仲裁。 當總線中有多個模塊都要使用總線發(fā)送信息時，總線控制器要按照一定的優(yōu)先權算法，從中確定一個模塊為當前總線的控制者，把總線的控制使用權交給它。 即使它成為當前的主設備，這時其它使用總線的設備都是從設備。 負責實現(xiàn)不同總線協(xié)議的轉換和不同總線之間傳送數據的緩沖。,總線系統(tǒng)的工作就是在總線控制器的作用下，通過總線設備接口控制和管理連接在總線上的各種設備。 設備使用總線的時序關系,8.2.3 總線的工作過程,設備使用總線的具體過程 設備發(fā)出總線使用請求，并等待獲得總線使用權； 總線控制器根據使用總線的規(guī)則，對該請求給出應答，允許該設備使用總線； 設備在得到應答以后，開始使用總線進行數據交換； 數據交換完成后，設備將發(fā)出撤銷使用總線請求，表示本次使用總線完畢； 總線控制器在接收到撤銷使用總線的請求信號后，收回總線使用權，使總線處于釋放狀態(tài)，然后發(fā)出總線撤銷使用應答信號； 總線進入空閑狀態(tài)，可以接收新的請求。,8.2 總線系統(tǒng)的工作原理,總線接口（Interface） 在外圍設備與總線之間提供連接的邏輯部件。 （也稱為適配器Adapter） 在外設與總線之間起著“轉換器”的作用，以便實現(xiàn)它們之間的信息傳送。 實現(xiàn)高速CPU與低速外設之間工作速度上的匹配和同步， 并完成計算機和外設之間的所有數據傳送和控制 總線、接口（適配器）和外設之間的關系 設備控制器的功能 通過接口接收來自其它部件的各種信息，并根據設備的不同要求把這些信息傳送到設備，或者從設備中讀出信息傳送到接口，再送給其它部件。,8.2.4 總線接口,8.2 總線系統(tǒng)的工作原理,總線、接口和外圍設備,8.2 總線系統(tǒng)的工作原理,典型的接口具有以下功能 控制：接口依據程序指令能控制外設的動作。 如啟動、關閉設備等。 緩沖：接口在外設和系統(tǒng)的其它部件之間提供緩沖功能，以補償各種設備在速度上的差異。 狀態(tài)：接口能監(jiān)視外設的工作狀態(tài)并保存狀態(tài)信息。 狀態(tài)信息包括數據“準備就緒”、“忙”、“錯誤”等，供 CPU詢問外設時進行分析。 轉換：接口可以完成任何要求的數據轉換。 整理：接口可以完成一些特別的功能。 例如在需要時可以修改字計數器或當前內存地址寄存器。 程序中斷：每當外設向CPU請求某種動作時，接口即發(fā)出一個中斷請求信號給CPU。 例如，設備完成了一個操作或設備中存在一個錯誤，接口就發(fā)出中斷信號。,8.3 總線的仲裁、定時和數據傳送,菊花鏈查詢方式,8.3 總線的仲裁、定時和數據傳送,優(yōu)點：結構簡單，很容易擴充設備。 缺點 因為查詢鏈的優(yōu)先級是固定的，當優(yōu)先級高的設備頻繁提出請求時，低優(yōu)先級設備可能永遠也得不到允許。 對電路故障較敏感，一個設備的故障會影響到后面設備的操作。 當這個鏈比較長時，總線的速度會受到比較大的影響 。 計數器定時查詢方式 在控制器中設置一個計數器。 計數器的初始值可由程序來設置，因而設備的優(yōu)先級可以通過設置不同的計數初始值來改變。,8.3 總線的仲裁、定時和數據傳送,計數器定時查詢方式,8.3 總線的仲裁、定時和數據傳送,一種循環(huán)優(yōu)先級方式 優(yōu)缺點 具有靈活的優(yōu)先級，它也不像菊花鏈查詢方式那樣對電路故障非常敏感。 增加了一組設備線以及相關的計數和查詢比較電路。 獨立請求方式 一種并行仲裁方式 總線請求線BRi 總線授權線BGi,8.3 總線的仲裁、定時和數據傳送,獨立請求方式,8.3 總線的仲裁、定時和數據傳送,優(yōu)點 仲裁速度快，即確定優(yōu)先響應的設備所花費的時間少，不用逐個設備地查詢。 對優(yōu)先次序的控制也比較靈活。 缺點 每臺設備與總線仲裁器之間都需要設置一根總線請求信號線和一根總線許可信號線。 由于總線控制部件提供的連線的數目是固定的，這樣就限制了可以連接到總線上的設備的數量。,8.3 總線的仲裁、定時和數據傳送,同步定時 系統(tǒng)中有一個供所有設備使用的統(tǒng)一時鐘 總線上事件的發(fā)生時刻都是以該時鐘作為參照基準的。 CPU經同步總線從存儲器讀取數據的時序圖 同步總線具有的特點 所有總線設備都是在統(tǒng)一的總線時鐘下進行總線操作。 所有總線信號和命令信號必須與總線時鐘同步，即總線上所有事件都在總線時鐘開始或結束時發(fā)生。 所有總線操作都是以總線周期為基本時間單位，即所用的時間都是時鐘周期的整數倍。 存在時間上的浪費。,8.3 總線的仲裁、定時和數據傳送,同步總線的存儲器讀過程,8.3 總線的仲裁、定時和數據傳送,異步定時 不需要統(tǒng)一的時間標志，總線周期的長度是可變的，任何一個事件出現(xiàn)在總線上的時刻都取決于前一事件的出現(xiàn)。 采用應答方式工作。 通過異步總線對存儲器進行讀操作的過程 總線主設備發(fā)出讀命令信號和存儲器地址信號，經一段時間，待信號穩(wěn)定后，再發(fā)出主設備同步請求信號MSYN。 當存儲器（總線從設備）接收到MSYN信號后，進行存儲器讀操作。操作完成時，將讀出的數據送到數據總線上，然后發(fā)出總線從設備同步請求信號SSYN。,8.3 總線的仲裁、定時和數據傳送,異步總線的存儲器讀過程,總線上的信息交換包括兩個階段 地址命令階段（簡稱地址期） 數據傳送階段（簡稱數據期） 復用型總線，地址線和數據線是共享同一組連線。,8.3.3 總線的數據傳送方式,8.3 總線的仲裁、定時和數據傳送,總線的數據傳送方式有三種： 基本數據傳送方式 成組數據傳送方式 特殊數據傳送方式 基本數據傳送方式 總線最基本的數據傳送方式：單個數據讀和單個數據寫 讀操作是把數據從從設備讀到主設備 寫操作是把數據從主設備傳送到從設備并寫入相應的地方 典型特征：數據傳送階段只進行一次數據傳送操作。,8.3 總線的仲裁、定時和數據傳送,在復用型總線上進行讀操作的時間關系示意圖 每傳送一個數據就需要一個地址期和一個數據期。,復用型總線的基本傳送方式（讀操作）,8.3 總線的仲裁、定時和數據傳送,成組數據傳送方式 也稱為塊傳送方式或猝發(fā)傳送方式。 目的：為了能高效率地進行成塊數據（存放在一片連續(xù)的地址空間中）的傳送。 在一個地址期后面可以跟一連串的數據期。 能大幅度地減少整批數據的傳送時間。,復用型總線的成組數據傳送方式（讀操作）,8.3 總線的仲裁、定時和數據傳送,特殊數據傳送方式 比較常見的兩種特殊數據傳送方式： “讀后寫” 又被稱為“讀修改寫” 即對一個地址中的數據進行讀出、修改后再寫回去，而且整個操作過程不能被打斷。 “寫后讀” 在進行操作的過程中，不允許被中斷。 先進行寫操作，然后緊接著就讀出剛寫進去的值，并進行數據校驗，以確定數據是否被正確地寫入。,下面簡單介紹實驗4,8.4 總線實例,PCI總線概述 一種與處理器無關的高性能總線 Intel公司首先提出了PCI概念，并聯(lián)合IBM、Compaq、AST、HP、Apple等幾十家公司共同制定了PCI標準（1992年）。 PCI是Peripheral Component Interconnect（設備部件互連）的縮寫。 其1.0版本于1992年發(fā)布， 2.0版本于1993年發(fā)布，2.1版本于1995年發(fā)布，PCI2.2版本于1999年發(fā)布。 一個基于PCI構成的多級層次總線結構的示意圖,8.4.2 PCI總線,8.4 總線實例,PCI主要具有以下的特點 總線寬度大。 PCI總線的寬度為32位或64位。 支持成組傳送，數據傳送速率高。 PCI總線的時鐘頻率為33.3MHz/66.6MHz，所以其最大傳送速度可達533MB/s。 通過橋接器可以構成多級層次總線結構。 采用PCI總線可以在一個系統(tǒng)中讓多種總線共存，容納不同速度的設備一起工作。 獨立于CPU。 提供自動配置能力。使用配置寄存器來支持設備的自動識別和配置 可靠性高。在地址、命令和數據線上提供了奇偶校驗。,8.4 總線實例,工業(yè)標準總線（Industry Standard Architecture） IBM于1984年為推出微型計算機PC/AT而建立的系統(tǒng)總線標準 也稱為AT總線 共有98根信號線，分成地址線、數據線、控制線、時鐘線和電源線5種。 總線的主要特點 由8位的PC總線發(fā)展而來的16位總線 最高工作頻率為8MHz 數據傳輸速率達到16MB/s 地址線24條，可尋址16M字節(jié)地址空間。,8.4.3 ISA總線,8.4 總線實例,擴充的工業(yè)標準總線 （Extended Industry Standard Architecture） 32位總線 共有198根信號線 時鐘頻率為8.33MHz 支持多個總線主控和成組傳送 具有獨立的數據線和地址線，其寬度都是32位，最大尋址空間為4GB，最大數據傳送速率為33MB/s 。,8.4.4 EISA總線,8.4 總線實例,一種通用的全開放局部總線（1991年） 也稱為VL總線（VESA Local bus） VESA（Video Electrocnic Standard Association，即視頻電子標準協(xié)會）與60多家公司聯(lián)合推出 VL總線的主要目標 支持CPU直接與高速視頻控制器連接，其它的高速外設如硬盤、局域網卡等也可以使用VL總線，以充分提高系統(tǒng)的性能。 VL總線的數據寬度為32位，可以擴展到64位。 直接采用CPU的時鐘，最高主頻可達66MHz。 實際上受限于VL總線擴展槽的性能，不能超過40MHz，一般為33MHz。 VL的最大傳送率達到132MB/s，是ISA總線傳送率的16倍。,8.4.5 VESA總線（VL總線）,Small Computer System Interface（小型計算機系統(tǒng)接口）的簡稱，是一種直接連接外設的并行I/O總線。 用于連接硬盤、光驅、掃描儀等等需要高速數據傳送的設備。 接在SCSI總線上的設備以菊花鏈的形式相連。,8.4.6 SCSI總線,SCSI接口配置實例,8.4 總線實例,SCSI總線的仲裁采用自舉分布式方案，連接在總線上的每臺設備都有一個唯一的標識號ID（07）。 （標識號也就是該設備的優(yōu)先級，7為最高，0為最低） SCSI總線的主要特性 SCSI是系統(tǒng)級的標準輸入輸出總線接口，可以與各種采用SCSI接口標準的外部設備相連，總線上的主機適配器和SCSI外設的總數最大為8個（SCSI-3允許連接16個）。 SCSI支持多任務并行操作，具有總線仲裁功能。,8.4 總線實例,USB總線的特點 使用方便 速度快 USB接口的最高傳輸率可達每秒480Mb 連接靈活 低成本電纜（和Hub）連接 USB通過一根4芯的電纜傳輸信號和電源，電纜長度可達5米。 獨立供電,8.4 總線實例,USB總線的系統(tǒng)結構 在USB系統(tǒng)中，設備與主機采用星形連接 。,Hub：集線器,8.4 總線實例,IEEE 1394總線的由來 稱為FireWire或iLink，是一種高性能的串行接口。 數碼影像設備的傳輸標準，它定義了數據的傳輸協(xié)定及連接系統(tǒng)，可以較低的成本達到較高的性能。 IEEE 1394標準中 傳輸速率被定義為100/200/400Mb/s三種 通常就稱為S100/S200/S400,8.4.8 IEEE 1394總線,8.4 總線實例,IEEE 1394 的主要技術特點 傳輸速率高，并具有升級性能。 IEEE 1394規(guī)范的傳輸速率：100400 Mb/s IEEE 1394b可以升級到800 Mb/s、1.6 Gb/s甚至3.2 Gb/s。 分層的主控制器結構。 采用樹型或菊花鏈結構，設備間電纜最大長度4.5 m； 采用樹型結構時可達16層，從主機到最末端總長可達72 m。 同時支持同步和異步兩類傳輸模式，即在同步數據傳輸的同時可以進行異步數據傳輸 。 采用對等結構（Peer to Peer），不強調要由計算機控制這些設備。,9.1 I/O系統(tǒng)概述,總線型連接方式 一種簡單的總線連接方式 特點：控制簡單，而且系統(tǒng)易于擴充。 缺點： 所有外設都掛接在該系統(tǒng)總線上，每次只能實現(xiàn)一對外設或部件之間的連接。 系統(tǒng)總線容易成為瓶頸。 一種在現(xiàn)代計算機中使用比較多的組織結構 采用多條總線，不同速度、不同用途的外備掛接在不同總線上。 優(yōu)缺點：系統(tǒng)模塊化程度高，I/O接口擴充方便。但不適用于需要配備大量外設的場合。,9.1.1 主機與外設之間的連接方式,9.1 I/O系統(tǒng)概述,總線型連接方式,典型的總線連接,9.1 I/O系統(tǒng)概述,通道（Channel）連接方式 通道處理機技術，由一種稱為通道的專用硬件來專門負責整個計算機系統(tǒng)的輸入/輸出工作。 通道也稱為通道處理機，它能執(zhí)行通道指令。 “主機通道I/O接口（設備控制器）外設”的4級I/O系統(tǒng) 缺點：實現(xiàn)成本比較高。 （一般用于大、中型機系統(tǒng)中 ）,9.1 I/O系統(tǒng)概述,“主機通道I/O接口外設”的4級I/O系統(tǒng),9.1 I/O系統(tǒng)概述,外圍處理機連接方式 把CPU從管理I/O工作中解放出來，讓它充分忙碌于計算。 關鍵：要把越來越多、甚至全部的I/O管理工作“下放”給功能更強的部件來完成。 外圍處理機連接方式把所有跟I/O有關的工作都接管過去。 通過編制程序實現(xiàn)對I/O設備的控制，因而通用性好，適應性強。 除了所有的I/O管理工作外，外圍處理機還把編輯、源程序編譯等幾乎所有的“外圍工作” 都接了過去。,9.1.2 I/O設備的編址方式,對設備編址就是對設備接口中的寄存器進行編址。 這些寄存器經常被稱為端口。 每一臺設備需要若干個端口地址。 對I/O設備的編址方式有兩種 獨立編址 CPU給I/O設備提供一個與主存地址空間分開、完全獨立地址空間 I/O設備使用的地址稱為I/O地址或I/O端口地址。 在CPU中設置專用的I/O指令來訪問I/O設備。 需要一個標志信號來表示所訪問的地址是I/O設備的地址（以區(qū)別于主存地址）。 統(tǒng)一編址 也稱為“存儲器映射I/O”。 將一部分存儲器地址空間專門留出來，分配給I/O設備。 用訪存指令對這些地址進行讀寫將引起I/O設備的數據傳輸。,9.1 I/O系統(tǒng)概述,按照從簡單到復雜、從低級到高級、從集中管理到 分散管理的次序，數據傳送控制方式可以分為5種： 程序查詢方式 程序中斷方式 DMA方式 通道方式 I/O處理機方式,9.1.3 數據傳送控制方式,9.1 I/O系統(tǒng)概述,程序查詢方式 CPU和外設之間的數據傳送依靠計算機程序控制。 在進行輸入輸出操作后，CPU需要反復不斷地查詢設備狀態(tài)，以確定該操作是否完成，以便進行下一個I/O操作。 所需要的硬件結構比較簡單，CPU與外設的操作能夠同步。 但浪費了大量的CPU時間。 （程序經常是在不停地查詢和等待 ）,9.1 I/O系統(tǒng)概述,程序中斷方式 基本思想 CPU在啟動外設進行I/O操作后，繼續(xù)執(zhí)行原來的程序； 外設完成所指定的操作后，通過中斷系統(tǒng)向CPU報告； CPU暫時停止當時正在執(zhí)行的程序，轉去執(zhí)行對該中斷進行處理的中斷服務程序，啟動下一個數據傳送或者進行必要的后處理。 處理完后，CPU再回到原來的程序繼續(xù)執(zhí)行。 在一定程度上實現(xiàn)CPU與外設之間的并行工作，而且能實現(xiàn)多臺外設之間的并行工作。,9.1 I/O系統(tǒng)概述,DMA方式 直接存儲器訪問DMA（Direct Memory Access） 在外設和主存之間開辟一條直接的數據通路，在DMA控制器的控制下，外設能直接與主存進行數據交換，而不必經過CPU。 DMA方式下，數據的傳送速度很高。但需要更多的硬件。,9.1 I/O系統(tǒng)概述,通道方式 進一步把管理I/O的權利下放給一個被稱為通道的部件。 通道：一種具有特殊功能的處理器，能執(zhí)行用于進行輸入輸出操作的通道程序。 當程序需要與某外設交換一批數據時，CPU會根據相應的參數為之編制一個通道程序，然后執(zhí)行一條啟動I/O指令。 之后，CPU就可以繼續(xù)執(zhí)行原來的程序。而與外設的數據交換操作全部都是在通道的控制下完成的（通過執(zhí)行通道程序）。 I/O處理機方式,I/O接口簡介 接口：指兩個硬件部件之間的交接部分。 I/O接口：主機與外設或其它外部系統(tǒng)之間的接口邏輯。 不同的設備都有各自的設備控制器，但它們往往是通過標準化接口與主機相連。 標準化接口：在結構尺寸、接插連接、電平信號、邏輯電路和傳輸總線等方面都采用統(tǒng)一的標準。,I/O接口的基本功能 數據格式轉換 格式轉換 ：主機中的數據采用二進制編碼，而外設大多是采用ASCII編碼。 串、并轉換 信號電平的變換 數據緩存和傳送 設備尋址 對CPU發(fā)過來的地址進行譯碼，選擇相應的外設及其端口。 提供外設和接口的狀態(tài) 實現(xiàn)主機對外設的通信和控制功能,9.2 I/O接口,I/O接口的組成 I/O接口的基本組成如圖所示 。 數據線：傳送數據的一組連線，一般是雙向的； 地址線：傳送設備地址，它通常是一組單向線； 命令線：傳送CPU向設備發(fā)出的命令，也是一組單向線； 狀態(tài)線：將外設和接口的狀態(tài)向CPU報告，也是一組單向線；,圖9.5 I/O接口的基本組成,9.2 I/O接口,數據緩沖寄存器（DBR）：用于暫存主機與外設交換的數據。它與數據線相連； 控制寄存器（CR）：用來寄存CPU發(fā)過來的I/O命令碼； 設備狀態(tài)寄存器（DSR）：用于存放外設和接口的狀態(tài)信息，與狀態(tài)線相連； （有的設備是把控制寄存器和設備狀態(tài)寄存器合并為一個“狀態(tài)/控制寄存器”（SCR） 設備選擇邏輯：對地址線上的設備地址進行譯碼，選中本設備； 控制邏輯：產生I/O接口正常工作所需要的控制信號。,圖9.5為重點掌握的內容之一,什么是中斷？ 中斷（Interrupt）：CPU暫時中止現(xiàn)行程序的執(zhí)行，轉去執(zhí)行處理更加緊迫的事件的服務程序，處理完后又自動返回原程序繼續(xù)執(zhí)行的過程。 中斷系統(tǒng)：計算機中實現(xiàn)中斷功能的軟硬件的總稱。 注意 中斷過程實質上是一種程序切換過程 中斷具有隨機性 中斷不具備重復性,9.4 中斷系統(tǒng),9.4.1 中斷的基本概念,9.4 中斷系統(tǒng),中斷的作用 實現(xiàn)主機與外設的并行工作 處理故障 實現(xiàn)多道程序和分時操作 實現(xiàn)實時控制 實現(xiàn)人機聯(lián)系與通信 實現(xiàn)程序的跟蹤調試 實現(xiàn)用戶程序與操作系統(tǒng)的聯(lián)系 實現(xiàn)多機系統(tǒng)中各處理機之間的相互聯(lián)系及任務分配,9.4 中斷系統(tǒng),中斷的分類 自愿中斷和強迫中斷 自愿中斷又稱程序自中斷，是指由程序中預先安排的廣義指令引起的中斷。 強迫中斷是隨機產生、不可預知的中斷。 內中斷與外中斷 內中斷：因主機內部原因所引起的中斷，包括硬件故障中斷和自陷（trap）。 外中斷：主機以外的部件引起的中斷。 如外設引起的I/O中斷、操作員通過控制臺對機器干預的中斷、其它機器或系統(tǒng)產生的外部信號中斷等。,9.4 中斷系統(tǒng),單重中斷與多重中斷 如果在執(zhí)行中斷服務程序的過程中出現(xiàn)新的中斷時，系統(tǒng)對新中斷不予理睬，只有在該服務程序執(zhí)行完后，才能響應，則稱這樣的中斷系統(tǒng)為單重中斷系統(tǒng)。 如果CPU在執(zhí)行某個中斷服務程序時，還可響應優(yōu)先級別更高的中斷請求，則稱這樣的中斷系統(tǒng)為多重中斷系統(tǒng)。 這種重疊處理中斷的現(xiàn)象又稱為中斷嵌套。 可屏蔽中斷和不可屏蔽中斷 可屏蔽中斷：可以通過設置屏蔽碼使得CPU“看不到”的中斷。 不可屏蔽中斷：指不能屏蔽的中斷。,9.4 中斷系統(tǒng),9.4.2 中斷請求信號的建立、屏蔽與傳送,中斷請求信號的建立與屏蔽 中斷源：引起中斷的事件。 中斷請求觸發(fā)器 對于每一個中斷源，都設置一個相應的中斷請求觸發(fā)器。 這些觸發(fā)器合在一起，就構成了中斷請求寄存器，其內容稱為中斷字。 中斷屏蔽觸發(fā)器 對一個中斷請求進行屏蔽就是用一個二進制位去阻止把該請求傳送到CPU。 當中斷屏蔽觸發(fā)器內容為“1”時，表示阻止（即屏蔽），為“0”表示不屏蔽。 所有的中斷屏蔽觸發(fā)器構成了一個屏蔽寄存器, 其內容稱為屏蔽碼,9.4 中斷系統(tǒng),中斷屏蔽,9.4 中斷系統(tǒng),中斷請求信號的傳送 根據CPU中斷請求線數量的不同以及連接方式的不同，可以把傳送模式分為4種。 （1）各中斷源單獨設置自己的中斷請求線，每條請求線都直接送給CPU。 優(yōu)點：響應速度快。 缺點：這種模式只適合于CPU具有足夠多中斷請求線的情況。而且中斷源難以擴充。 （2）各中斷源的請求信號通過三態(tài)門電路匯集到一根公共的中斷請求線,9.4 中斷系統(tǒng),在CPU外部設置一個中斷控制電路，由它負責把所有中斷源發(fā)出的中斷請求匯集起來，通過或門向CPU請求中斷。 采用上述兩種模式相結合的方式 對于要求快速響應的少數幾個中斷請求，采取獨立請求線方式； 其余的中斷請求匯集到一根公共的請求線上。 既能實現(xiàn)少數幾個中斷的快速響應，又不需要CPU有太多的引腳。,9.4 中斷系統(tǒng),軟件查詢 適用于所有中斷源公用一條中斷請求線的情況。 CPU響應中斷后，進入一個查詢程序的入口。 查詢程序按優(yōu)先順序逐個詢問各中斷源是否已提出了中斷請求。 如果有，則轉入相應的中斷服務程序。 如果沒有，就繼續(xù)往下查詢。 查詢的順序是按優(yōu)先級別從高到低的順序進行的。改變查詢的順序，就等于是改變了優(yōu)先級。,9.4.3 中斷源的識別與判優(yōu),9.4 中斷系統(tǒng),主要優(yōu)點：靈活性好，通過改變程序，就可以靈活地改變優(yōu)先級別。 主要缺點：速度太慢。 串行排隊鏈,識別中斷源的串行排隊鏈,9.4 中斷系統(tǒng),優(yōu)點 中斷源的識別速度快 實現(xiàn)比較簡單 兩個缺點 靈活性比較差 可靠性比較差 獨立請求法 基本原理 各中斷源使用自己獨立的中斷請求信號線向CPU發(fā)請求。 CPU內部采用并行優(yōu)先級排隊電路對這些請求進行排隊，選擇其中優(yōu)先級最高的中斷源進行響應。,9.4 中斷系統(tǒng),中斷響應和處理過程的流程圖 中斷響應 中斷響應：CPU接到中斷請求信號后，如果滿足響應中斷的條件，CPU就會暫?，F(xiàn)行程序的執(zhí)行，保存程序狀態(tài)字，然后轉移到相應的中斷處理程序。 CPU響