《實(shí)驗(yàn)2構(gòu)建基于》PPT課件.ppt

實(shí)驗(yàn)2 構(gòu)建基于SoCLib的MPSoC,報(bào)告人：顏曉星 楊奇,,Logo,MJPEG解碼程序,Contents,1,實(shí)驗(yàn)結(jié)果及性能分析,2,,Logo,MJPEG解碼程序,1. FETCH：創(chuàng)建fetch線程：主要用于哈弗曼解碼，反鋸齒，反量化處理。 pthread_create (顯然這個(gè)函數(shù)是阻塞的。,,Logo,MJPEG解碼程序,5 . 任務(wù)分配過程：,,Logo,MJPEG解碼程序,6 . 線程間通信: fetch_channel0 = channel0; dispatch_channel0 = channel0; for (uint32_t i = 0; i NB_IDCT; i+) fetch_channeli + 1 = channel2 * i + 1; dispatch_channeli + 1 = channel2 * i + 2; idct_channeli0 = channel2 * i + 1; idct_channeli1 = channel2 * i + 2; idct_channel00 idct_channeli0 idct_channel01 dct_channel0i1 dispatch_channel0 dispatch_channel1 dispatch_channeli fetch_channel0 fetch_channel1 fetch_channeli 通過賦值，channel上的奇數(shù)塊共享給了fetch和idct二維數(shù)組參數(shù)里的0號(hào)位，channel上的偶數(shù)塊共享給了dispatch和idct二維數(shù)組參數(shù)里的1號(hào)位。,,Logo,MJPEG解碼程序,整個(gè)并行的過程：主線程創(chuàng)建一個(gè)子線程fetchThread運(yùn)行fetch_process處理程序，參數(shù)是fetch_channel，即把fetch的處理結(jié)果分塊后放到fetch_channel上；創(chuàng)建N個(gè)子線程idctThread，并行運(yùn)行idct_process計(jì)算程序，參數(shù)是idct_channeli，即第i個(gè)子線程運(yùn)行idct_process程序，從dict_channeli0上取出fetch的某塊運(yùn)行結(jié)果，然后將自己處理后的結(jié)果放到dict_channeli1上；創(chuàng)建子線程dispatchThread運(yùn)行dispatch_process程序，參數(shù)為dispatch_channel，即從disptch_channel上取出idct的結(jié)果，重新組合后，等待diptch_process運(yùn)行結(jié)束后得出最后結(jié)果進(jìn)行輸出。,,Logo,注意：top.cpp soclib:caba:VciMultiramDirWtvcimultiram(“vcimultiram“, IntTab(2), IntTab(2), maptab, 2, loader, DATA_BLOCK_SIZE); /specify here the number of cpus/caches 第一幅圖：2個(gè)核 3個(gè)線程 第二幅圖：3個(gè)核 3個(gè)線程,,Logo,結(jié)果及性能分析,1.實(shí)驗(yàn)結(jié)果,2mips,3mips,4mips,,Logo,結(jié)果及性能分析,性能分析 上圖中mips數(shù)域與線程數(shù)相同，由上圖可以看出，并行計(jì)算對(duì)于計(jì)算性能有很 好的提升作用。4個(gè)核與3個(gè)核數(shù)幾乎合重合，即核數(shù)到達(dá)3時(shí)，并行的效果達(dá)到了極限。,,Logo,結(jié)果及性能分析,2.實(shí)驗(yàn)結(jié)果及分析 由上圖看出，在相同的核數(shù)條件下，開不同的線程數(shù)對(duì)計(jì)算性能的會(huì)有提升作用，但是不大。線程數(shù)一般與處理器數(shù)相同。,,Logo,結(jié)果及性能分析,3 .實(shí)驗(yàn)結(jié)果及分析 3.1 cache塊大小對(duì)運(yùn)行時(shí)間的影響 左圖：8*32 右圖：16*32 分析：cache塊增大加快運(yùn)行速度,,Logo,結(jié)果及性能分析,3.2 cache塊數(shù)目對(duì)運(yùn)行時(shí)間的影響,,Logo,結(jié)果及性能分析,assert(icache_words); assert(dcache_words); assert(icache_lines); assert(dcache_lines); assert(icache_words = 16); assert(dcache_words = 16); assert(icache_lines = 1024); assert(dcache_lines = 1024);,/home/vlsi/Programfiles/projet_soc/PLATFORM/HW_PLATFORM/ SoCLib/soclib/module/internal_component/vci_coherent_xcache/ caba/source/src/vci_coherent_xcache.cpp,,Logo,結(jié)果及性能分析,CPU增加了其他不同層次的cache（速度和大?。?，來減少mips的處理。所以設(shè)計(jì)者可以使內(nèi)層的cache機(jī)構(gòu)簡(jiǎn)單，從而使它能在很高的時(shí)鐘頻率上作查詢。，MIPS的主Cache總是分成I-cache和D-cache，取指令時(shí)察看I-cache，讀寫數(shù)據(jù)時(shí)察看D-cache。一般 Cache分為兩級(jí)：一級(jí) Cache(其中又分為數(shù)據(jù)Cache、代碼Cache)、二級(jí)Cache。Cache 存儲(chǔ)部件一般采用與CPU同類型的半導(dǎo)體存儲(chǔ)器件，存取速度比內(nèi)存快幾倍甚至十幾倍。CPU在訪問內(nèi)存時(shí)，首先判斷所要訪問的內(nèi)容是否在Cache中，如果在，就稱為“命中