畢業(yè)設(shè)計(jì)（論文）-基于FPGA技術(shù)的數(shù)字存儲(chǔ)示波器設(shè)計(jì).doc

學(xué)生畢業(yè)設(shè)計(jì)（畢業(yè)論文）系 別： 電子與電氣工程學(xué)院 專(zhuān) 業(yè)： 電子信息工程技術(shù) 班 級(jí)： 電子085 學(xué) 生 姓 名： 學(xué) 生 學(xué) 號(hào)： 設(shè)計(jì)（論文）題目： 基于fpga技術(shù)的數(shù)字存儲(chǔ)示波器設(shè)計(jì) 指 導(dǎo) 教 師： 設(shè) 計(jì) 地 點(diǎn)： 起 迄 日 期： 常州信息職業(yè)技術(shù)學(xué)院電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文畢業(yè)設(shè)計(jì)（論文）任務(wù)書(shū)專(zhuān)業(yè) 電子信息 班級(jí) 電子085 姓名 一、課題名稱(chēng)： 基于fpga技術(shù)的數(shù)字存儲(chǔ)示波器設(shè)計(jì) 二、主要技術(shù)指標(biāo)： （1） 帶寬：100mhz （2）垂直靈敏度：10mv5v/div （3） 水平靈敏度：2.5ns5s/div （4）輸入阻抗：1m （5）存儲(chǔ)深度：4kb （6）顯示：led （7）通道：?jiǎn)瓮ǖ?等 三、工作內(nèi)容和要求：本設(shè)計(jì)的數(shù)據(jù)采集采用高速模數(shù)轉(zhuǎn)換器adl674(ad)，直接用fpga準(zhǔn)確定時(shí)控制adc的采樣速率，實(shí)現(xiàn)整個(gè)頻段的全速采樣。數(shù)據(jù)的存儲(chǔ)采用雙口ram(ut62-256)存儲(chǔ)采樣量化后的波形數(shù)據(jù)，同樣用fpga控制ram的地址線。整個(gè)系統(tǒng)采用單通道的方式，信號(hào)進(jìn)來(lái)首先經(jīng)過(guò)前端的調(diào)理電路把信號(hào)電壓調(diào)整到ad的輸入電壓范圍之內(nèi)，這里調(diào)節(jié)電路主要是由信號(hào)衰減電路和信號(hào)放大電路所組成。調(diào)節(jié)后的信號(hào)再送到ad變換電路里面完成信號(hào)的數(shù)字化。然后把a(bǔ)d轉(zhuǎn)換后的數(shù)據(jù)送到fpga中，并把數(shù)據(jù)保存到fpga中的fifo中，fpga中的電路主要包括有fifo、觸發(fā)系統(tǒng)、峰值檢測(cè)、時(shí)基電路等。 4、 主要參考文獻(xiàn)：1楊剛、龍海燕現(xiàn)代電子技術(shù)一vhdl與數(shù)字系統(tǒng)設(shè)計(jì)m北京：電子工業(yè)出版社2004 2侯伯亨、顧新vhdl硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)m西安：兩安電子科技人學(xué)1999 3潘松下、國(guó)棟帥l實(shí)用教程m成都：成都電子科技大學(xué)出版社2000 4潘松下、黃繼業(yè)eda技術(shù)實(shí)用教程m北京：科學(xué)出版社2002 5王振紅vhdl數(shù)字電路設(shè)計(jì)與應(yīng)用實(shí)踐教程m北京機(jī)械工業(yè)出版社2003 學(xué) 生（簽名） 2010年 5月 7日 指 導(dǎo) 教師（簽名） 2010年 5月10日 教研室主任（簽名） 2010年 5月10日 系 主 任（簽名 ） 2010年 5月12日畢業(yè)設(shè)計(jì)（論文）開(kāi)題報(bào)告設(shè)計(jì)（論文題目）基于fpga技術(shù)的數(shù)字存儲(chǔ)示波器設(shè)計(jì)一、選題的背景和意義：高速數(shù)字化采集技術(shù)和fpga技術(shù)的發(fā)展已經(jīng)對(duì)傳統(tǒng)測(cè)試儀器產(chǎn)生了深刻的影響。數(shù)字存儲(chǔ)示波器(ds0)是模擬示波器技術(shù)、數(shù)字化測(cè)量技術(shù)、計(jì)算機(jī)技術(shù)的綜合產(chǎn)物，它主要以微處理器、數(shù)字存儲(chǔ)器、ad轉(zhuǎn)換器和da轉(zhuǎn)換器為核心，輸入信號(hào)首先經(jīng)ad轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字信號(hào)，然后存儲(chǔ)在ram中，需要時(shí)再將ram中的內(nèi)容讀出，經(jīng)da轉(zhuǎn)換器恢復(fù)為模擬信號(hào)顯示在示波器上，或者通過(guò)接口與計(jì)算機(jī)相連對(duì)存儲(chǔ)的信號(hào)作進(jìn)一步處理，這樣可大大改進(jìn)顯示特性，增強(qiáng)功能，便于控制和智能化。這種dso中看到的波形是由采集到的數(shù)據(jù)經(jīng)過(guò)重構(gòu)后得到的波形，而是加到輸入端上信號(hào)的波形。本文采用基于fpga的方式進(jìn)行數(shù)據(jù)采集、數(shù)據(jù)處理等功能的設(shè)計(jì)。這種設(shè)計(jì)方案在高速數(shù)據(jù)采集上具有很多優(yōu)點(diǎn)，如體積小、功耗低、時(shí)鐘頻率高、內(nèi)部延時(shí)小、全部控制邏輯由硬件完成等，另外編程配置靈活、開(kāi)發(fā)周期短、利用硬件描述語(yǔ)言來(lái)編程，可實(shí)現(xiàn)程序的并行執(zhí)行，這將會(huì)大大提高系統(tǒng)的性能，有利于在系統(tǒng)設(shè)計(jì)和現(xiàn)場(chǎng)運(yùn)行后對(duì)系統(tǒng)進(jìn)行修改、調(diào)試、升級(jí)等。二、課題研究的主要內(nèi)容：本設(shè)計(jì)的數(shù)據(jù)采集采用高速模數(shù)轉(zhuǎn)換器adl674(ad)，直接用fpga準(zhǔn)確定時(shí)控制adc的采樣速率，實(shí)現(xiàn)整個(gè)頻段的全速采樣。數(shù)據(jù)的存儲(chǔ)采用雙口ram(ut62-256)存儲(chǔ)采樣量化后的波形數(shù)據(jù)，同樣用fpga控制ram的地址線。ut62-256具有相互獨(dú)立的數(shù)據(jù)線、地址線、片選線和讀寫(xiě)控制線，它們可對(duì)ram內(nèi)部的存儲(chǔ)單元分時(shí)進(jìn)行讀寫(xiě)操作。并且互不影響，解決了高速存儲(chǔ)和讀取的問(wèn)題。將所存儲(chǔ)的信號(hào)通過(guò)數(shù)模轉(zhuǎn)換器ad767轉(zhuǎn)換，用一臺(tái)普通示波器顯示。該系統(tǒng)資源利用率較高，數(shù)據(jù)轉(zhuǎn)換和存儲(chǔ)采用獨(dú)立集成芯片；系統(tǒng)控制以fpga為核心，從而提高了系統(tǒng)的性能，且易于實(shí)現(xiàn)系統(tǒng)的升級(jí)。三、主要研究（設(shè)計(jì)）方法論述：根據(jù)設(shè)計(jì)指標(biāo)要求，基于fpga的系統(tǒng)結(jié)構(gòu)主要南模數(shù)轉(zhuǎn)換、數(shù)模轉(zhuǎn)換、fpga數(shù)據(jù)處理、數(shù)據(jù)存儲(chǔ)四部分組成。由垂直分辨率大于或等于32點(diǎn)div可失nad、da轉(zhuǎn)換器至少8位，系統(tǒng)選用ad976(16位ad轉(zhuǎn)換器)和ad669(16位da轉(zhuǎn)換器)，由于受plc ioh數(shù)量的影響，ad976和da669使用其中13位，ram選hm6264(64k)，時(shí)鐘采用125khz，plc選用epfl0k10lc843。模擬信號(hào)通過(guò)aid轉(zhuǎn)換器將信號(hào)輸入給fpga，fpga根據(jù)相關(guān)指令進(jìn)行數(shù)據(jù)存儲(chǔ)至ram或?qū)?shù)據(jù)從ram讀出送給da轉(zhuǎn)換器轉(zhuǎn)換成模擬信號(hào)輸出。步驟：1、硬件電路的設(shè)計(jì)與調(diào)試 2、軟件的設(shè)計(jì)及調(diào)試 3、整體調(diào)試與測(cè)試四、設(shè)計(jì)（論文）進(jìn)度安排：時(shí) 間工 作 內(nèi) 容2010.5.72010.5.20熟悉課題，明確任務(wù)要求，調(diào)研，收集資料。2010.5.202010.6.1研究本次畢業(yè)設(shè)計(jì)的思路,并制定框架。2010.6.12010.6.15根據(jù)框架內(nèi)容完成設(shè)計(jì)論文初稿。2010.6.152010.6.18書(shū)寫(xiě)設(shè)計(jì)說(shuō)明書(shū)2010.6.182010.6.25在指導(dǎo)老師的幫助下進(jìn)行修改，進(jìn)一步完善初稿最終完成設(shè)計(jì)。2010.6.252010.7.3祥實(shí)相關(guān)論點(diǎn)、論據(jù)，準(zhǔn)備畢業(yè)設(shè)計(jì)的答辯。五、指導(dǎo)教師意見(jiàn)： 指導(dǎo)教師簽名： 2010 年 5 月 10 日六、系部意見(jiàn)： 系主任簽名： 2010年 5 月 11 日常州信息職業(yè)技術(shù)學(xué)院電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文目錄摘要abstract第1章 前言.11.1 數(shù)字存儲(chǔ)示波器的發(fā)展概況.11.2 本文所做的研究工作.1第2章 示波器的工作原理.32.1 模擬示波器的基本工作原理.32.2 數(shù)字存儲(chǔ)示波器的工作原理.4第3章 dsp處理器和fpga的開(kāi)發(fā)過(guò)程簡(jiǎn)介.53.1 dsp處理器的開(kāi)發(fā)過(guò)程和應(yīng)用.53.2 fpga的開(kāi)發(fā)過(guò)程與應(yīng)用 .6第4章 整體設(shè)計(jì)方案.84.1 系統(tǒng)整體設(shè)計(jì)流程圖.84.2 整個(gè)系統(tǒng)的性能指標(biāo).94.3 系統(tǒng)的實(shí)現(xiàn)方案.94.4 元器件的選擇.11第5章 整個(gè)系統(tǒng)硬件設(shè)計(jì)125.1 前端數(shù)據(jù)采集部分硬件電路設(shè)計(jì).125.2 fpga外圍電路的設(shè)計(jì)和內(nèi)部邏輯電路設(shè)計(jì).175.3 dsp部分的硬件設(shè)計(jì)24第6章 系統(tǒng)軟件設(shè)計(jì).296.1系統(tǒng)初始化296.2數(shù)據(jù)處理的相關(guān)算法336.3波形顯示程序35第7章 結(jié)束語(yǔ).37答謝辭參考文獻(xiàn)摘要數(shù)字存儲(chǔ)示波器在儀器儀表領(lǐng)域中占有重要的地位，應(yīng)用范圍相當(dāng)廣泛，所以對(duì)示波器的研制有重要的理論和實(shí)際意義。本文針對(duì)數(shù)字存儲(chǔ)示波器的設(shè)計(jì)進(jìn)行了深入的研究，旨在研制出100mhz帶寬的數(shù)字存儲(chǔ)示波器。從各個(gè)方面考慮，選用了dsp、fpga和單片機(jī)的方案來(lái)設(shè)計(jì)整個(gè)系統(tǒng)。整個(gè)系統(tǒng)采用單通道的方式。信號(hào)進(jìn)來(lái)首先經(jīng)過(guò)前端的調(diào)節(jié)電路把信號(hào)電壓調(diào)整到ad的輸入電壓范圍之內(nèi)，這里調(diào)節(jié)電路主要是由信號(hào)衰減電路和信號(hào)放大電路所組成。調(diào)節(jié)后的信號(hào)再送到ad變換電路里面完成信號(hào)的數(shù)字化。然后把a(bǔ)d轉(zhuǎn)換后的數(shù)據(jù)送到fpga中，并把數(shù)據(jù)保存到fpga中的fifo中，fpga中的電路主要包括有fifo、觸發(fā)系統(tǒng)、峰值檢測(cè)、時(shí)基電路等。由于本文采用fpga，使得數(shù)字存儲(chǔ)示波器的設(shè)計(jì)比較靈活，容易升級(jí)?？梢愿鶕?jù)自己的需要進(jìn)行相關(guān)的改進(jìn)，例如對(duì)外圍電路做進(jìn)一步地?cái)U(kuò)展。關(guān)鍵詞：dsp；fpga；lcd；單片機(jī)；數(shù)字存儲(chǔ)示波器abstractdigital storage oscilloscopes play an important role in the field of instrumentation，it has a wide range of applications，the development of the oscilloscope has a very important theoretical and practical significancein this paper, we have do a lot of work to the design of digltal storage oscilloscopethe goal is aimed at the development of the repeat 100mhz bandwidth digital storage oscilloscopeconsidereing from various aspects，we select dsp,fpga and microcontroller to design the whole systemthe whole system is single channelthe signa that come in from the first front-end have been changed a fit voltage which put into a voltage signal adfront-end circmts here mainly are composed of by signal attenuation and signal amplifier circuitafter the front-end,the signals have changes the digital signal the by ad circuitthis data has been sent to fpga，the data is saved to the fifo in the fpgathe main circuit in the fpga，including fifo，the trigger system， the peak detection circuit，time-ased circuit，and so onat the same time，the use of fpga makes the design more flexible，and easier to upgrade，for example，it is possible to expand extemal circuit of oscilloscopeskey words：dsp,fpga，lcd ，microcontroller,digital storage oscilloscope常州信息職業(yè)技術(shù)學(xué)院電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文第1章 前言示波器應(yīng)用非常廣泛，包括工業(yè)、軍事、科研、教育領(lǐng)域都有很大的應(yīng)用。本章主要對(duì)示波器的國(guó)內(nèi)外發(fā)展現(xiàn)狀和本文所做的研究工作做簡(jiǎn)要的介紹。1.1數(shù)字存儲(chǔ)示波器的發(fā)展概況以前的數(shù)字示波器的屏幕更新速率慢，無(wú)實(shí)時(shí)采集能力。九十年代之后，示波器技術(shù)得到了飛速發(fā)展。比如hp公司推出的54600b系列數(shù)字示波器克服這個(gè)更新速率慢的問(wèn)題。這樣，輸入信號(hào)變化，立即就可以看到顯示的變化。例如tektronix公司的tds684a型4通道1ghz的數(shù)字示波器采用了獲專(zhuān)利的數(shù)字實(shí)時(shí)取樣技術(shù)，并增加了轉(zhuǎn)換率觸發(fā)和建立與保持觸發(fā)功能。更新速度也更快。同時(shí)泰克公司宣布的dp04000數(shù)字熒光示波器，該系列示波器系列擁有350mhz-1ghz的帶寬，率先提供了突破性的wave inspector技術(shù)。在2005年下半年推出幾種新型數(shù)字存儲(chǔ)示波器，其中600mhz和1ghz兩種帶寬的示波器采用了安捷倫最新一代megazoom專(zhuān)利技術(shù)，具有最深的存儲(chǔ)器和最多的集成通道數(shù)以及業(yè)內(nèi)領(lǐng)先的波形觀察能力。目前一些國(guó)內(nèi)廠商開(kāi)始進(jìn)軍手持?jǐn)?shù)字示波器這一高端領(lǐng)域。雖然，從市場(chǎng)需要來(lái)看，20mhz帶寬的數(shù)字存儲(chǔ)示波器產(chǎn)品在市場(chǎng)中占有很大的比例。一般20mhz的帶寬可以滿足很多人的需求。面對(duì)這樣的行業(yè)需求，所以國(guó)內(nèi)示波器生產(chǎn)企業(yè)把產(chǎn)品性能設(shè)定在20mhz帶寬、100msas采樣率。采用雙通道數(shù)據(jù)采集，一般是單色lcd顯示。盡管我國(guó)國(guó)產(chǎn)示波器處于起步階段。但是我國(guó)手持?jǐn)?shù)字存儲(chǔ)示波器的生產(chǎn)企業(yè)在其產(chǎn)品的研發(fā)過(guò)程中，除了有自己的獨(dú)立研發(fā)中心外，同時(shí)也與國(guó)內(nèi)高校進(jìn)行資源整合，例如電子科技大學(xué)就通過(guò)與企業(yè)合作進(jìn)行示波器的研發(fā)。通過(guò)與高校實(shí)驗(yàn)室的技術(shù)與科研的交流與合作，加強(qiáng)研發(fā)團(tuán)隊(duì)的科研水平，進(jìn)一步提高產(chǎn)品的競(jìng)爭(zhēng)力。1.2本文所做的研究工作dsp是16位的risc處理器，高性能、低功耗是其顯著特點(diǎn)。并被廣泛應(yīng)用于各種嵌入式領(lǐng)域。比如在雷達(dá)信號(hào)處理，數(shù)字圖像處理方面等等。fpga是復(fù)雜可編程邏輯器件，它具有速度快、穩(wěn)定性高、設(shè)計(jì)靈活和價(jià)格低廉等許多優(yōu)點(diǎn)。dsp和fpga都是現(xiàn)在非常流行的，其性價(jià)比也是非常的高。也是兩款技術(shù)非常成熟的芯片。本文所做的研究工作就是利用這兩款芯片進(jìn)行數(shù)字存儲(chǔ)示波器的研究和設(shè)計(jì)。本文進(jìn)行了底層硬件平臺(tái)的研究設(shè)計(jì)、少量的軟件驅(qū)動(dòng)程序的設(shè)計(jì)和示波器的常用算法的研究工作。例如，根據(jù)設(shè)計(jì)便攜式數(shù)字存儲(chǔ)示波器的實(shí)際需要，采用了dsp+fpga+單片機(jī)的設(shè)計(jì)方案；研究了高頻電路的設(shè)計(jì)方法，獨(dú)立完成了整個(gè)系統(tǒng)的硬件電路設(shè)計(jì)，并對(duì)其中的某些功能模塊進(jìn)行了調(diào)試，給出了部分調(diào)試報(bào)告；研究了fft、濾波、插值算法。本文的目的是采用fpga+dsp+單片機(jī)來(lái)設(shè)計(jì)一個(gè)100m(重復(fù)帶寬)的數(shù)字示波器。本設(shè)計(jì)中dc/100mhz的被測(cè)信號(hào)經(jīng)過(guò)前端電路把信號(hào)調(diào)整到ad輸入電壓的范圍之內(nèi)，經(jīng)過(guò)ad轉(zhuǎn)換變成數(shù)字信號(hào)，送到dsp中進(jìn)行相關(guān)處理，之后通過(guò)dsp多緩沖串口送到單片機(jī)中，再由單片機(jī)把要顯示的數(shù)據(jù)顯示到lcd中的這么一個(gè)過(guò)程，去實(shí)現(xiàn)信號(hào)波形的檢測(cè)。本文已經(jīng)完成了示波器硬件平臺(tái)的搭建，對(duì)前端模擬電路的某些部分做了一下改進(jìn)，觸發(fā)電路部分拋棄了傳統(tǒng)的模擬觸發(fā)方式，采用了全數(shù)字化的觸發(fā)方式。同時(shí)由于本文采用fpga，使得數(shù)字存儲(chǔ)示波器的設(shè)計(jì)較為靈活，容易升級(jí)，可以根據(jù)用戶的需要實(shí)現(xiàn)電路的升級(jí)。在軟件方面，由于示波器的軟件量是非常龐大的。所以要想在很短的時(shí)間來(lái)完成它也是不可能的。本文只是完成了硬件平臺(tái)的部分驅(qū)動(dòng)程序。同時(shí)對(duì)示波器所要使用到的相關(guān)算法進(jìn)行了相關(guān)的研究。本課題是一個(gè)龐大的系統(tǒng)，其實(shí)踐性很強(qiáng)，涉及知識(shí)非常多，受限于時(shí)間和個(gè)人的知識(shí)水平，尚存在以下不足之處需要以后加強(qiáng)。不足之處有：系統(tǒng)整體性能還有待進(jìn)一步提高。包括示波器的帶寬、存儲(chǔ)深度，尤其是存儲(chǔ)深度有待進(jìn)一步提高，同時(shí)dsp的存儲(chǔ)器容量也有待提高。整個(gè)系統(tǒng)lcd的更新速度有點(diǎn)慢，需要不斷改進(jìn)提高這個(gè)系統(tǒng)顯示的更新速度。第2章 示波器的工作原理2.1 示波器的工作原理了解示波器的工作原理是設(shè)計(jì)好示波器的第一步。示波器可以分為模擬示波器、數(shù)字存儲(chǔ)示波器二類(lèi)。下面對(duì)這兩種示波器的工作原理作簡(jiǎn)要的介紹。2.1.1模擬示波器的基本工作原理模擬示波器工作方式是直接測(cè)量信號(hào)電壓，并通過(guò)從左到右穿過(guò)示波器屏幕的電子束在垂直方向描繪電壓。示波器屏幕通常是陰極射線管（crt）。電子束投到熒幕的某處，屏幕后面總會(huì)有明亮的熒光物質(zhì)。當(dāng)電子束水平掃過(guò)顯示器時(shí)，信號(hào)的電壓是電子束發(fā)生上下偏轉(zhuǎn)，跟蹤波形直接反映到屏幕上。在屏幕同一位置電子束投射的頻度越大，顯示得也越亮。設(shè)置垂直標(biāo)度（對(duì)伏特/ 格進(jìn)行控制）后，衰減器能夠減小信號(hào)的電壓，而放大器可以增加信號(hào)電壓。隨后，信號(hào)直接到達(dá)crt的垂直偏轉(zhuǎn)板。電壓作用于這些垂直偏轉(zhuǎn)板，引起亮點(diǎn)在屏幕中移動(dòng)。信號(hào)也經(jīng)過(guò)觸發(fā)系統(tǒng)，啟動(dòng)或觸發(fā)水平掃描。水平掃描是水平系統(tǒng)亮點(diǎn)在屏幕中移動(dòng)的行為。觸發(fā)水平系統(tǒng)后，亮點(diǎn)以水平時(shí)基為基準(zhǔn)，依照特定的時(shí)間間隔從左到右移動(dòng)。許多快速移動(dòng)的亮點(diǎn)融合到一起，形成實(shí)心的線條。圖2-1給出了模擬示波器的體系結(jié)構(gòu)圖。 圖2-1模擬示波器體系結(jié)構(gòu)圖2.2 數(shù)字(存儲(chǔ))示波器的工作原理數(shù)字存儲(chǔ)示波器不是將波形存儲(chǔ)在示波管內(nèi)的存儲(chǔ)柵網(wǎng)上, 而是存在存儲(chǔ)器中, 因而存儲(chǔ)時(shí)間可以無(wú)限長(zhǎng)。數(shù)字存儲(chǔ)示波器主要利用 a/d轉(zhuǎn)換技術(shù)和數(shù)字存儲(chǔ)技術(shù)來(lái)工作, 它能迅速捕捉瞬變信號(hào)并長(zhǎng)期保存。該示波器首先對(duì)模擬信號(hào)進(jìn)行高速采樣以獲得相應(yīng)的數(shù)字?jǐn)?shù)據(jù)并存儲(chǔ), 存儲(chǔ)器中儲(chǔ)存的數(shù)據(jù)用來(lái)在示波器的屏幕上重建信號(hào)波形; 然后利用數(shù)字信號(hào)處理技術(shù)對(duì)采樣得到的數(shù)字信號(hào)進(jìn)行相關(guān)處理與運(yùn)算, 從而獲得所需要的各種信號(hào)參數(shù); 最后, 該示波器根據(jù)得到的信號(hào)參數(shù)繪制信號(hào)波形, 并對(duì)被測(cè)信號(hào)進(jìn)行實(shí)時(shí)、 瞬態(tài)分析, 以方便用戶了解信號(hào)質(zhì)量, 快速準(zhǔn)確地進(jìn)行故障診斷。數(shù)字存儲(chǔ)示波器將輸入模擬信號(hào)經(jīng)過(guò) ad/轉(zhuǎn)換, 變成數(shù)字信號(hào), 儲(chǔ)存在半導(dǎo)體存儲(chǔ)器 ram中, 需要時(shí)將 ram中存儲(chǔ)的內(nèi)容讀出顯示在 lcd, 或通過(guò) da/轉(zhuǎn)換, 將數(shù)字信號(hào)變換成模擬波形顯示在示波管上。數(shù)字存儲(chǔ)示波器可以采用實(shí)時(shí)采樣, 每隔一個(gè)采樣周期采樣一次, 可以觀察非周期信號(hào)川。數(shù)字示波器的采樣方式包括實(shí)時(shí)采樣和等效采樣(非實(shí)時(shí)采樣)。等效采樣又可以分為隨機(jī)采樣和順序采樣, 等效采樣方式大多用于測(cè)量周期信號(hào)。圖2-2表數(shù)字示波器工作原理框圖。圖2-2數(shù)字示波器工作原理框圖第3章 dsp處理器和fpga的開(kāi)發(fā)過(guò)程簡(jiǎn)介dsp在數(shù)字圖像處理，音頻信號(hào)處理等方面有著非常廣泛的應(yīng)用。它以其專(zhuān)門(mén)的硬件乘法器，特殊的信號(hào)處理指令使得它高速的運(yùn)算速度比最快的cpu還快上好幾十倍。fpga是在pal、gal、cpld等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(asic)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。fpga的使用非常靈活，同一片fpga通過(guò)不同的編程數(shù)據(jù)可以產(chǎn)生不同的電路功能。fpga在通信、數(shù)據(jù)處理、網(wǎng)絡(luò)、儀器、工業(yè)控制、軍事和航空航天等眾多領(lǐng)域得到了廣泛應(yīng)用。本章主要是針對(duì)dsp、fpga的發(fā)展情況和開(kāi)發(fā)流出作簡(jiǎn)要的介紹。3.1 dsp處理器的開(kāi)發(fā)過(guò)程和應(yīng)用隨著 dsp應(yīng)用范圍的擴(kuò)大、處理能力的加強(qiáng)以及dsp更新速度的加快，dsp 處理系統(tǒng)越來(lái)越復(fù)雜，對(duì)設(shè)計(jì)者來(lái)說(shuō)難度也越來(lái)越大，為此有的廠家已產(chǎn)生出一定標(biāo)準(zhǔn)，依據(jù)標(biāo)準(zhǔn)來(lái)設(shè)計(jì)生產(chǎn)電路板的dsp處理模塊，同時(shí)為這種標(biāo)準(zhǔn)模塊提供豐富的軟件開(kāi)發(fā)系統(tǒng)和算法庫(kù)。其中典型的如 tms320c4x 和 sdsp2106x，它們可以通過(guò)通信口和全局總線插座，將若干個(gè)模塊安裝在母板上，方便地組成多處理器系統(tǒng)。這種模塊化設(shè)計(jì)降低了硬件設(shè)計(jì)難度，減少了 硬件設(shè)計(jì)時(shí)間，有利于更高效的開(kāi)發(fā)dsp系統(tǒng)。 目前各 dsp芯片生產(chǎn)廠家已經(jīng)把以上列出的各開(kāi)發(fā)工具集成在一起,構(gòu)成集成開(kāi)發(fā)環(huán)境。例如 ti 公司的 ccs ide（code composer studio integrated development environment）可以提供環(huán)境配置、源程序編輯、編譯連接、程序調(diào)試、跟蹤分析等各個(gè)環(huán)節(jié)，以加速軟件開(kāi)發(fā)進(jìn)程，提高工作效率。它把編譯、匯編、鏈接等工具集成在一起，用一條命令即可完成全部的匯編工作。另外把軟、硬件開(kāi)發(fā)工具集成在其中，使程序的編寫(xiě)、匯編、程序的軟/硬件仿真和調(diào)試等開(kāi)發(fā)工作 在統(tǒng)一的環(huán)境中進(jìn)行，給開(kāi)發(fā)工作帶來(lái)極大的方便。3.1.1 dsp處理器發(fā)展歷程以及發(fā)展現(xiàn)狀dsp發(fā)展歷程大致分為三個(gè)階段：70年代理論先行，大概在70年具備了完整的dsp的理論和算法基礎(chǔ)。80年代dsp產(chǎn)品開(kāi)始普及，隨著電子技術(shù)的高速發(fā)展，1982年世界上誕生了第一塊dsp芯片，很快dsp在語(yǔ)音合成和編碼解碼器中得到廣泛應(yīng)用。再加上cmos工藝的誕生，使得dsp芯片的集成度性能都得到空前的提高，其存儲(chǔ)容量和運(yùn)算速度也成倍提高，其應(yīng)用范圍逐步擴(kuò)大到通信、計(jì)算機(jī)領(lǐng)域。90年代突飛猛進(jìn)。90年代相繼出現(xiàn)了第四代和第五代dsp器件。將dsp芯核及外圍組件綜合集成在單一芯片上。同時(shí)dsp的價(jià)格也大幅度下降，使得dsp芯片不僅在高端的通信、計(jì)算機(jī)領(lǐng)域大顯身手，而且在低端的家用電器等方面dsp也是應(yīng)用越來(lái)越廣泛。3.1.2 dsp處理器的具體開(kāi)發(fā)流程對(duì)于dsp開(kāi)發(fā)來(lái)說(shuō)，可以根據(jù)不同情況來(lái)決定是否要選擇操作系統(tǒng)。操作系統(tǒng)的使用可以在一定程度上縮短開(kāi)發(fā)周期，但是操作系統(tǒng)對(duì)于實(shí)時(shí)性很高的場(chǎng)合來(lái)說(shuō)就不一定合適。而沒(méi)有操作系統(tǒng)的開(kāi)發(fā)方式相對(duì)來(lái)說(shuō)可能比較復(fù)雜一些，需要用戶對(duì)dsp的硬件架構(gòu)，對(duì)dsp的外圍電路的驅(qū)動(dòng)等非常熟悉。開(kāi)發(fā)過(guò)程的時(shí)候，所有程序都是從硬件調(diào)試到初始化程序和應(yīng)用程序都在ccs中進(jìn)行開(kāi)發(fā)。需要操作系統(tǒng)的開(kāi)發(fā)方式相對(duì)來(lái)說(shuō)簡(jiǎn)單一些，但是如果加入了操作系統(tǒng)之后，由于操作系統(tǒng)可以屏蔽到硬件的相關(guān)細(xì)節(jié)，用戶即使不了解硬件的相關(guān)細(xì)節(jié)也可以進(jìn)行開(kāi)發(fā)，使得用戶可以把精力專(zhuān)門(mén)集中在應(yīng)用程序的開(kāi)發(fā)上來(lái)。同時(shí)可以縮短開(kāi)發(fā)周期。dsp開(kāi)發(fā)工具主要包括有：c語(yǔ)言編譯器(c compiler)、匯編語(yǔ)言工具、匯編器(assembler)、連接器(linker)、歸檔器(archive)、交叉引用歹愫(cross reference lister)。如果是c語(yǔ)言程序，首先是c語(yǔ)言編譯器將程序編譯成匯編語(yǔ)言源程序，然后送到匯編器里面進(jìn)行匯編，匯編后產(chǎn)生coef格式的目標(biāo)代碼，再用連接器進(jìn)行連接，生成dsp上可以執(zhí)行的coef格式的目標(biāo)代碼。然后就可以利用調(diào)試器對(duì)代碼進(jìn)行調(diào)試。調(diào)試正確之后就可以把代碼寫(xiě)入到flash里面了。開(kāi)發(fā)流程圖3-1所示：圖3-1 dsp的開(kāi)發(fā)流程3.2 fpga的開(kāi)發(fā)過(guò)程與應(yīng)用隨著現(xiàn)場(chǎng)可編程邏輯器件越來(lái)越高的集成度，加上不斷出現(xiàn)的i/o標(biāo)準(zhǔn)、嵌入功能、高級(jí)時(shí)鐘管理的支持，使得現(xiàn)場(chǎng)可編程邏輯器越來(lái)越廣泛。3.2.1 fpga發(fā)展歷程及現(xiàn)狀從xilinx公司推出了世界上第一片fpga(現(xiàn)場(chǎng)可編程邏輯芯片)，fpga已經(jīng)歷幾十年的發(fā)展。從最初的一千多可利用門(mén)，發(fā)展到90年代的幾十萬(wàn)個(gè)可利用門(mén)，到十一世紀(jì)又陸續(xù)推出了幾千萬(wàn)門(mén)的單片fpga芯片。fpga使用靈活，適用性強(qiáng)，特別適用于復(fù)雜邏輯的設(shè)計(jì)，有利用電子系統(tǒng)小型化，而且其開(kāi)發(fā)周期短、開(kāi)發(fā)投入少、芯片價(jià)格不斷降低，促使fpga越來(lái)越多地取代了asic的市場(chǎng)。3.2.2 fpga開(kāi)發(fā)流程fpga開(kāi)發(fā)流程可以分為如下幾步：設(shè)計(jì)輸入，設(shè)計(jì)輸入主要包括原理圖輸入、狀態(tài)圖輸入、波形圖輸入以及某種硬件描述語(yǔ)言，比如說(shuō)是vhdl、verilog的源程序。它是利用這些輸入去描述一個(gè)電路的功能。功能仿真，功能仿真就是利用相關(guān)仿真工具對(duì)相關(guān)電路進(jìn)行功能級(jí)別仿真，也就是說(shuō)對(duì)你的輸入設(shè)計(jì)的邏輯功能進(jìn)行相關(guān)的模擬測(cè)試。在功能上面來(lái)了解電路是否能夠達(dá)到預(yù)期要求。這里的功能仿真純粹是模擬性質(zhì)的，不會(huì)設(shè)計(jì)的任何具體器件的硬件特性。綜合，綜合就是行為或者功能層次表達(dá)的電子系統(tǒng)轉(zhuǎn)換成低層次門(mén)級(jí)電路的網(wǎng)表。布局布線，就是將綜合后的網(wǎng)表文件針對(duì)某一個(gè)具體的目標(biāo)器件進(jìn)行邏輯映射。此時(shí)應(yīng)該使用fpga廠商提供的實(shí)現(xiàn)與布局布線工具，根據(jù)所選芯片的型號(hào)，進(jìn)行芯片內(nèi)部功能單元的實(shí)際連接與映射。時(shí)序驗(yàn)證，就是要使得時(shí)序仿真過(guò)程中，建立與保持時(shí)間要符合相關(guān)的制約，以便數(shù)據(jù)能被正確的傳輸。使仿真既包含門(mén)延時(shí)，又包含線延時(shí)信息。能較好地反映芯片的實(shí)際工作情況。生成sof等文件，此文件可以通過(guò)調(diào)試器把它下載到系統(tǒng)中間去。而fpga設(shè)計(jì)流程的其他步驟基本上由相關(guān)工具去完成，因此只要自己設(shè)置好相關(guān)參數(shù)，不要人為干預(yù)太多。而驗(yàn)證的話就需要用戶花費(fèi)大量的時(shí)間去完成。 第4章 整體設(shè)計(jì)方案在數(shù)字存儲(chǔ)示波器的設(shè)計(jì)中主要分為兩大部分：硬件設(shè)計(jì)和軟件設(shè)計(jì)。本章主要介紹示波器系統(tǒng)整體的設(shè)計(jì)流程，系統(tǒng)整體性能參數(shù)以及最終方案的確定。并對(duì)所選的方案做了詳細(xì)介紹，根據(jù)此方案確定了元器件的選擇。4.1系統(tǒng)整體設(shè)計(jì)流程圖開(kāi)始設(shè)計(jì)一個(gè)系統(tǒng)的時(shí)候，第一步是撰寫(xiě)整個(gè)系統(tǒng)的方案。對(duì)整個(gè)系統(tǒng)如何實(shí)現(xiàn)應(yīng)該有個(gè)詳細(xì)的了解。方案確定之后，就要設(shè)計(jì)這個(gè)系統(tǒng)的具體性能指標(biāo)。再然后根據(jù)這個(gè)系統(tǒng)的性能指標(biāo)選擇相關(guān)的元器件。這之后，就可以進(jìn)行軟硬件設(shè)計(jì)了。一般硬件和軟件開(kāi)發(fā)可以同時(shí)進(jìn)行。這樣在完成系統(tǒng)的軟件和硬件之后。分別對(duì)軟件和硬件進(jìn)行調(diào)試。分別調(diào)試完成之后，就進(jìn)行系統(tǒng)的集成。之后再進(jìn)行整個(gè)系統(tǒng)的測(cè)試工作。圖4-1給出了系統(tǒng)的整體設(shè)計(jì)流程。 圖4-1 系統(tǒng)的整體設(shè)計(jì)流程4.2整個(gè)系統(tǒng)的性能指標(biāo)考慮到同類(lèi)國(guó)產(chǎn)的示波器的性能指標(biāo)，以及在具體電路中整個(gè)系統(tǒng)的實(shí)現(xiàn)難9易程度。故將設(shè)計(jì)目標(biāo)定位于帶寬在100m左右的數(shù)字存儲(chǔ)示波器。并從成本等方面考慮，整個(gè)示波器系統(tǒng)只做了一個(gè)通道。采用的芯片也是盡量采用比較容易在市場(chǎng)上買(mǎi)到的和相對(duì)便宜的。同時(shí)由于時(shí)間等原因，本文只完成了整個(gè)系統(tǒng)的硬件設(shè)計(jì)和部分驅(qū)動(dòng)程序的編寫(xiě)。并且對(duì)硬件電路進(jìn)行了調(diào)試。調(diào)試的電路結(jié)果基本上達(dá)到了當(dāng)初所想要達(dá)到的指標(biāo)。但整個(gè)系統(tǒng)集成起來(lái)的調(diào)試工作還沒(méi)有進(jìn)行。便攜式數(shù)字存儲(chǔ)示波器期望達(dá)到的具體設(shè)計(jì)參數(shù)如下：帶寬：100mhz(重復(fù)帶寬)通道：?jiǎn)瓮ǖ啦蓸勇剩?00msps(實(shí)時(shí)采樣)；垂直分辨率：8位垂直靈敏度：10mv-5v/div水平靈敏度：2.5ns-5s/div輸入阻抗：1m工作模式：自動(dòng)，單次，常規(guī)存儲(chǔ)深度：4kb顯示：lcd(黑白；整個(gè)屏幕192x64點(diǎn)陣；對(duì)比度可調(diào))4.3系統(tǒng)的實(shí)現(xiàn)方案數(shù)字存儲(chǔ)示波器的設(shè)計(jì)方法一般是：信號(hào)通過(guò)調(diào)理電路之后，送到ad轉(zhuǎn)換器將被測(cè)信號(hào)數(shù)字化，并將數(shù)據(jù)存入到存儲(chǔ)器中，在信號(hào)出現(xiàn)觸發(fā)脈沖之后，就可以開(kāi)始顯示數(shù)據(jù)。然后處理器從存儲(chǔ)器中讀出數(shù)據(jù)，直接以數(shù)字信號(hào)(顯示器為液晶的時(shí)候)的形式，送到相應(yīng)的顯示器中進(jìn)行顯示波形。方案：采用dsp+fpga+單片機(jī)來(lái)實(shí)現(xiàn)整個(gè)系統(tǒng)。本設(shè)計(jì)就采用這個(gè)架構(gòu)。這個(gè)結(jié)構(gòu)既繼承了采用dsp和fpga的優(yōu)點(diǎn)，同時(shí)也克服了因?yàn)閘cd和鍵盤(pán)處理電路的速度慢而導(dǎo)致浪費(fèi)dsp的時(shí)間資源的這個(gè)缺點(diǎn)。在本方案中，把lcd和鍵盤(pán)處理電路全部交給單片機(jī)進(jìn)行管理。在這里dsp把數(shù)據(jù)通過(guò)多緩沖串口發(fā)送給單片機(jī)，然后由單片機(jī)把從dsp中接收到的數(shù)據(jù)送到lcd中去顯示。同時(shí)單片機(jī)也可以讀取鍵盤(pán)中的數(shù)據(jù)，通過(guò)串口發(fā)送給dsp芯片，進(jìn)而去控制相關(guān)的電路。系統(tǒng)的整體設(shè)計(jì)框圖如圖4-2所示。 圖4-2 系統(tǒng)的整體設(shè)計(jì)框圖4.3.1實(shí)現(xiàn)方案的介紹從圖4.2中可以看出，整個(gè)硬件平臺(tái)和其他的數(shù)字存儲(chǔ)示波器一樣也是采用模塊化設(shè)計(jì)的方式，整個(gè)系統(tǒng)基本上是由三大部分模塊組成：它們分別為數(shù)據(jù)采集部分、數(shù)據(jù)處理部分和數(shù)據(jù)顯示部分。數(shù)據(jù)采集部分完全由fpga來(lái)進(jìn)行控制，dsp只負(fù)責(zé)數(shù)據(jù)的后期處理，系統(tǒng)其他功能由單片機(jī)來(lái)實(shí)現(xiàn)。fpga要控制前端數(shù)據(jù)通道，對(duì)采集到的數(shù)據(jù)緩存，而且還要使數(shù)據(jù)緩存單元和dsp處理器進(jìn)行通信，這在整個(gè)系統(tǒng)中具有重要的地位。同時(shí)又由于fpga的可編程性，使得前端采集電路的設(shè)計(jì)非常靈活，調(diào)試起來(lái)也非常方便。dsp主要負(fù)責(zé)把采集的數(shù)據(jù)進(jìn)行處理。比如像濾波、傅立葉變換等，同時(shí)負(fù)責(zé)波形重建，波形重建這里主要會(huì)采用內(nèi)插算法來(lái)重建波形。而后端的單片機(jī)主要負(fù)責(zé)系統(tǒng)的人機(jī)接口和數(shù)據(jù)顯示。整個(gè)系統(tǒng)的工作流程是這樣的：由上圖也可以看出，要測(cè)量的波形經(jīng)過(guò)衰減或者放大電路之后分為二路：一路送整形電路整形之后產(chǎn)生矩形波信號(hào)，然后利用fpga的測(cè)頻電路測(cè)量波形的頻率；另外一路送a/d轉(zhuǎn)換器進(jìn)行ad轉(zhuǎn)換。ad的采樣率使它恒定為1oom/s。轉(zhuǎn)換后的數(shù)字信號(hào)要先送到fifo存儲(chǔ)器中暫存，fifo的存儲(chǔ)是靠fifo的寫(xiě)時(shí)鐘來(lái)實(shí)現(xiàn)，而fifo的寫(xiě)時(shí)鐘是由fpga中的分頻電路產(chǎn)生的。這樣示波器就能根據(jù)用戶鍵盤(pán)中設(shè)置的相關(guān)參數(shù)選用想要的讀寫(xiě)時(shí)鐘。fifo就利用fpga中的ram資源。比如這里選用的fpga里面就有5k的ram資源供用戶選擇。這樣數(shù)據(jù)采集進(jìn)來(lái)就可以直接存儲(chǔ)在fpga中，這樣做就不需要專(zhuān)門(mén)的fifo芯片，同時(shí)直接在fpga中定制fifo存儲(chǔ)器，可以提高整個(gè)系統(tǒng)的性能，使得整個(gè)系統(tǒng)的速度更快。隨著寫(xiě)時(shí)鐘的到來(lái)，ffio存滿之后，dsp處理器就從fifo中讀取數(shù)據(jù)來(lái)進(jìn)行處理，處理之后就由dsp送到單片機(jī)中進(jìn)行顯示。圖中flash模塊的是程序存儲(chǔ)器，即整個(gè)系統(tǒng)的軟件都固化在flash中。ram模塊是數(shù)據(jù)存儲(chǔ)器，整個(gè)系統(tǒng)運(yùn)行的時(shí)候，首先dsp利用已經(jīng)固化在rom中的boot程序把flash中的程序搬到ram中運(yùn)行。這里鍵盤(pán)和lcd模塊是用來(lái)進(jìn)行輸入控制和輸出顯示。在調(diào)試的時(shí)候同時(shí)我們也設(shè)計(jì)了兩個(gè)jatg接口，分別用來(lái)對(duì)fpga和dsp進(jìn)行調(diào)試。4.4元器件的選擇的選擇也是非常重要的一環(huán)，如果選擇的不好，就會(huì)嚴(yán)重影響進(jìn)度。在這里你選擇的元件的時(shí)候要根據(jù)自器件的選擇的總的指導(dǎo)原則是性價(jià)比高、市場(chǎng)上容易買(mǎi)到。其實(shí)系統(tǒng)元器件己定制的系統(tǒng)性能指標(biāo)選擇能夠滿足要求的元件。本系統(tǒng)所選擇的元件如表4-3所示。 表4-3 所選元件及功能介紹第5章 整個(gè)系統(tǒng)硬件設(shè)計(jì)整個(gè)系統(tǒng)的關(guān)鍵電路其實(shí)還是在前端通道、模數(shù)轉(zhuǎn)換這兩塊前端電路的設(shè)計(jì)，這主要是因?yàn)閷?duì)于一個(gè)電路來(lái)說(shuō)，如果信號(hào)頻率達(dá)到100m的話，要考慮的因素就會(huì)很多，比如如何去減小電路中數(shù)字電路對(duì)模擬電路的信號(hào)的影響，因?yàn)槟M電路它是非常敏感的，一點(diǎn)點(diǎn)干擾就可能會(huì)使得被測(cè)的信號(hào)出現(xiàn)失真，同時(shí)對(duì)于高頻電路來(lái)說(shuō)，阻抗匹配等因素也是會(huì)影響到整個(gè)電路的性能。這樣對(duì)于前端調(diào)理電路來(lái)說(shuō)，就會(huì)碰到動(dòng)態(tài)范圍、寬頻的挑戰(zhàn)。圖5-1為硬件平臺(tái)的總體框圖，從圖5-1可以看出，整個(gè)硬件平臺(tái)主要包括有四個(gè)部分模塊，分別為：前端數(shù)據(jù)采集部分硬件電路設(shè)計(jì)；fpga內(nèi)部控制邏輯和外圍電路；數(shù)據(jù)處理部分的硬件設(shè)計(jì)；平臺(tái)調(diào)試接口；電源、晶振及復(fù)位電路模塊。然后按照被測(cè)信號(hào)的走向依次對(duì)圖中的每個(gè)部分中的每一個(gè)硬件模塊進(jìn)行介紹，主要介紹各模塊的功能、工作原理、實(shí)現(xiàn)方法，以及具體實(shí)現(xiàn)的電路圖。 圖5-1 硬件平臺(tái)的總體框圖5.1前端數(shù)據(jù)采集部分硬件電路設(shè)計(jì)這部分的電路主要有信號(hào)衰減、放大電路、信號(hào)整形電路、ad轉(zhuǎn)換電路以及這些電路與fpga的接口電路。下面分別來(lái)進(jìn)行介紹。5.1.1信號(hào)的衰減電路被測(cè)信號(hào)從前端輸入進(jìn)來(lái)，為了滿足ad轉(zhuǎn)換的電氣性能首先必須把信號(hào)調(diào)節(jié)到一個(gè)合適的范圍之內(nèi)。通常情況下，如果輸入進(jìn)來(lái)的被測(cè)信號(hào)的電壓范圍超過(guò)ad轉(zhuǎn)換的電壓范圍時(shí)，就要對(duì)信號(hào)衰減，這種衰減電路我們必須考慮輸入信號(hào)的頻率高低。由于在衰減過(guò)程中，頻率范圍很寬的時(shí)候很容易出現(xiàn)畸變，所以通常做衰減網(wǎng)絡(luò)的時(shí)候采用的是無(wú)源電阻、電容網(wǎng)絡(luò)。這種無(wú)源阻容網(wǎng)絡(luò)由于信號(hào)的頻率特性，比如說(shuō)在低頻的時(shí)候就直接表現(xiàn)為電阻分壓比，在高頻的時(shí)候就為電抗的分壓得到信號(hào)的衰減。其實(shí)這種衰減本質(zhì)上是為一個(gè)平衡電橋。比如在我們的示波器探頭中就可能存在一個(gè)可調(diào)電容，通過(guò)調(diào)節(jié)它使得我們的電橋達(dá)到一種最佳狀態(tài)。這樣衰減就可以變得和頻率沒(méi)有關(guān)系。使得信號(hào)衰減可以在一個(gè)大的頻帶范圍內(nèi)實(shí)現(xiàn)信號(hào)衰減。圖5-2是一個(gè)典型的信號(hào)衰減電路。 圖5-2 信號(hào)衰減電路本系統(tǒng)所設(shè)計(jì)的電壓衰減網(wǎng)絡(luò)主要是由電阻和電容所組成。多路選擇開(kāi)關(guān)控制被測(cè)信號(hào)衰減的倍數(shù)，最大可以實(shí)現(xiàn)100倍的衰減。信號(hào)輸入最大為50v，經(jīng)過(guò)100倍衰減以后將變成0.5v，剛好在ad轉(zhuǎn)換的電壓范圍之內(nèi)。衰減的具體控制是由處理器來(lái)進(jìn)行控制?？紤]到信號(hào)輸入的頻帶寬度。本系統(tǒng)選擇的模擬多路開(kāi)關(guān)為max4547來(lái)實(shí)現(xiàn)。它工作的信號(hào)頻帶寬，可以控制直流到300mhz的信號(hào)。其結(jié)構(gòu)如圖5-3所示：圖5-3 max4547內(nèi)部結(jié)構(gòu)表max4547邏輯狀態(tài)在電路中實(shí)現(xiàn)的衰減選擇有x01、x001兩種。另外在衰減電路和放大電路中間還有一個(gè)模擬開(kāi)關(guān)，用來(lái)進(jìn)行交直流選擇。圖5-4是衰減1/10時(shí)的pspice仿真結(jié)果，由仿真結(jié)果可以看出電容、電阻所組成的衰減網(wǎng)絡(luò)可以正常實(shí)現(xiàn)信號(hào)的衰減。圖5-4 衰減仿真5.1.2 信號(hào)放大電路如果輸入到p1端的被測(cè)量信號(hào)很微弱的話。該信號(hào)就需要輸入到放大器中進(jìn)行放大，以提高系統(tǒng)對(duì)被測(cè)信號(hào)的分辨率并降低噪聲對(duì)其的影響。同時(shí)還要保證放大后的信號(hào)值在(-512mv+512mv)范圍之內(nèi)。這里對(duì)放大器的要求也是很高。首先要求放大器對(duì)輸入信號(hào)的失真小，增益穩(wěn)定，輸入電阻大，頻帶也要足夠?qū)?。整個(gè)放大電路如圖5.5所示。圖5-5 max4105放大電路5.1.3 信號(hào)整形電路設(shè)計(jì)信號(hào)的整形主要是為了示波器在自動(dòng)測(cè)頻的時(shí)候，把被測(cè)信號(hào)變成標(biāo)準(zhǔn)的矩形波。好在fpga中對(duì)信號(hào)進(jìn)行頻率測(cè)量。在這里把信號(hào)經(jīng)過(guò)前端調(diào)理電路之后，分成二路，一路直接送到ad里面去進(jìn)行模數(shù)轉(zhuǎn)換，另外一路直接就送到ad9698比較器中進(jìn)行信號(hào)的整形，這里ad9698是一種過(guò)零比較器。由于輸入信號(hào)的頻率高達(dá)100mhz，所以我們可以選擇集成的高速比較器ad9698，它是高速ttl兼容雙電壓比較器。圖5.6給出了信號(hào)整形電路的原理圖。maxcom2信號(hào)是經(jīng)過(guò)衰減或者放大的信號(hào)它從ad9698的7腳輸入，經(jīng)過(guò)比較之后從l端輸出。其中2腳是可以用來(lái)控制比較電平的大小。11腳和6腳為它的電源引腳。如果maxcom2信號(hào)大于零，則out端輸出高電平；如果maxcom2信號(hào)小于零，則out端輸出低電平。圖5-6 信號(hào)整形電路5.1.4 電路的保護(hù)及濾波處理由于電路的某些原因可能導(dǎo)致電路在某個(gè)時(shí)候電壓出現(xiàn)尖峰，這樣對(duì)于模擬開(kāi)關(guān)、放大器、ad轉(zhuǎn)換器等就必須進(jìn)行保護(hù)。因?yàn)檫@些元器件使被測(cè)電壓信號(hào)輸入不會(huì)超過(guò)太大。本系統(tǒng)保護(hù)電路由二極管鉗位電路來(lái)完成。采用鉗位保護(hù)電路的方法比較簡(jiǎn)單，高效。5.1.6 ad轉(zhuǎn)換電路設(shè)計(jì)ad轉(zhuǎn)換和fifo電路是前端數(shù)據(jù)采集的核心電路。圖5-7和給出了a/d轉(zhuǎn)換的電路圖。圖中信號(hào)從端輸入，inputclk為ad采樣時(shí)鐘，這里它頻率恒為100mhz，這樣做的好處是用戶在選擇不同的時(shí)基頻率時(shí)不是直接對(duì)ad頻率去進(jìn)行控制，因?yàn)閍d頻繁地切換時(shí)。很容易出現(xiàn)數(shù)據(jù)的不穩(wěn)定。而是用戶時(shí)基的控制是通過(guò)時(shí)鐘頻率去控制fifo的讀寫(xiě)時(shí)鐘來(lái)間接的實(shí)現(xiàn)不同頻率之間的切換。采樣之后的數(shù)據(jù)全部傳送至fifo中進(jìn)行暫存。ad9283的采樣精度為8位，最大采樣時(shí)鐘為100mhz，它所產(chǎn)生的數(shù)據(jù)量相當(dāng)大，所以對(duì)fifo的要求也比較高。本設(shè)計(jì)fifo是做在fpga中，可以滿足性能要求。圖5-7 a/d轉(zhuǎn)換的電路圖5.2 fpga外圍電路的設(shè)計(jì)和內(nèi)部邏輯電路設(shè)計(jì)整個(gè)前端電路的控制都是有fpga來(lái)完成。前端電路的工作情況基本上是這樣的：adc是否工作是由fpga來(lái)控制的，如果fpga使能ad轉(zhuǎn)換器，則adc就開(kāi)始進(jìn)行數(shù)據(jù)的采樣。然后根據(jù)fifo的讀寫(xiě)時(shí)鐘的情況。就開(kāi)始進(jìn)行預(yù)采樣。把數(shù)據(jù)保存在緩沖區(qū)fifo中。當(dāng)fifo中保存的數(shù)據(jù)達(dá)到預(yù)觸發(fā)字設(shè)置的大小之后。就使得讀時(shí)鐘和寫(xiě)始終一致。這樣數(shù)據(jù)讀入到fifo的同時(shí)也從fifo中讀出來(lái)。數(shù)據(jù)不斷的刷新。此時(shí)數(shù)據(jù)在緩沖區(qū)的大小始終等于預(yù)觸發(fā)字所設(shè)置的大小。一直觸發(fā)信號(hào)的到來(lái)。使讀時(shí)鐘無(wú)效。寫(xiě)時(shí)鐘繼續(xù)有效。數(shù)據(jù)此時(shí)繼續(xù)寫(xiě)入。直到寫(xiě)滿為止。這樣完成一輪采樣，adc停止工作并將這一消息反饋給dsp。dsp得知adc停止工作后，dsp從fpga中讀取一定的數(shù)據(jù)，然后進(jìn)行相關(guān)數(shù)據(jù)處理，并把數(shù)據(jù)寫(xiě)入到存儲(chǔ)器對(duì)應(yīng)的單元中。當(dāng)基本寫(xiě)滿存儲(chǔ)器后，波形采樣就完成了。這時(shí)dsp再?gòu)拇鎯?chǔ)器中讀出波形數(shù)據(jù)，送入控制端顯示。5.2.1 fpga外圍電源、晶振電路的設(shè)計(jì)圖5-8是fpga外圍電路的電源和晶振電路圖，這里用的fpga是eplcl448。由圖可以看出fpga的供電有兩種形式，一種是3.3v供電，一種是1.5v供電。1.5v供電可以直接由3.3v通過(guò)dc/ac的直流轉(zhuǎn)換芯片轉(zhuǎn)換而來(lái)這里用的芯片是lmlll7-1.5v，晶振電路產(chǎn)生50mhz的時(shí)鐘直接送到fpga的16腳，為分頻等電路提供原始時(shí)鐘。 圖5-8 fpga外圍電路的電源和晶振電路5.2.2 fpga的配置fpga的配置下載方式：主動(dòng)配置方式(as)和jtag配置方式。as由fpga器件引導(dǎo)配置操作過(guò)程，它控制著外部存儲(chǔ)器的初始化過(guò)程，本系統(tǒng)所使用到的cyclone系列配置芯片有epcsl，epcs它是專(zhuān)門(mén)提供給該系列芯片進(jìn)行as配置用的。所有的配置數(shù)據(jù)都是保存在該芯片中，加電后數(shù)據(jù)通過(guò)芯片的data0引腳送入fpga內(nèi)部。進(jìn)行fpga的配置，數(shù)據(jù)被回步在dclk輸入上，1個(gè)時(shí)鐘周期傳送1位數(shù)據(jù)。斷電后，因?yàn)閒pga內(nèi)部采用的是sram工藝，所以不能本身不能進(jìn)行數(shù)據(jù)的保存。這樣數(shù)據(jù)就會(huì)丟失。所以fpga上電后，每次都需要重新配置數(shù)據(jù)。jtag接口是一個(gè)仿真調(diào)試的工業(yè)標(biāo)準(zhǔn)，又稱(chēng)邊界掃描。主要用于芯片測(cè)試等功能，使用ieee std l 149.1聯(lián)合邊界掃描接口引腳，支持jam stapl標(biāo)準(zhǔn)，可以使用altera下載電纜或主控器來(lái)完成。這種方式在調(diào)試階段用的很多。一般fpga配置信息使用編程器將設(shè)計(jì)所得的pof或者sof格式的文件燒錄進(jìn)去。在做cyclone系列的系統(tǒng)的時(shí)候，一般情況下都會(huì)用as+jtag兩種配置方式，這樣可以用jtag方式調(diào)試，經(jīng)過(guò)調(diào)試之后，確定程序正確之后，再利用主動(dòng)配置模式把程序送到epcs芯片里去。本系統(tǒng)中使用到的eplc3t144芯片采用了as和jtag兩種配置方式。as配置方式進(jìn)行配置時(shí)，如下圖所示：串行配置器件上的4個(gè)控制引腳ncs、dclk、asdi和darao分別與eplc3t1448c的控制信號(hào)ncs、dclk、nasdo和data直接連接。通過(guò)下載電纜編程的串行配置器件用as配置方式對(duì)eplc3t1448c器件進(jìn)行配置的連接。jtag配置時(shí)，它的四個(gè)控制引腳j tck、j tdo、j tms、j tdl分別與eplc3t144c8的tdi、tdo、tck、tms引腳相連接。具體連接見(jiàn)圖5-9所示：圖 5-9 fpga的配置5.2.3 fpga內(nèi)部邏輯電路的設(shè)計(jì)與實(shí)現(xiàn)整個(gè)fpga內(nèi)部邏輯電路圖的設(shè)計(jì)如圖