八路搶答器設(shè)計(jì)仿真課程設(shè)計(jì).doc

武漢理工大學(xué)數(shù)字電子技術(shù)課程設(shè)計(jì)說明書 課 程 設(shè) 計(jì)題 目八路搶答器設(shè)計(jì)控制電路學(xué) 院專 業(yè)班 級(jí) 姓 名指導(dǎo)教師武漢理工大學(xué)數(shù)字電子技術(shù)課程設(shè)計(jì)說明書課程設(shè)計(jì)任務(wù)書題 目: 八路搶答器設(shè)計(jì)控制電路初始條件：根據(jù)自己的設(shè)計(jì)題目?jī)?nèi)容，寫出已知或者已經(jīng)具備的條件要求完成的主要任務(wù): （包括課程設(shè)計(jì)工作量及其技術(shù)要求，以及說明書撰寫等具體要求）1. 完成本題目的理論設(shè)計(jì)，相關(guān)參數(shù)符號(hào)設(shè)計(jì)目的2. 對(duì)理論設(shè)計(jì)方案進(jìn)行實(shí)物測(cè)試或仿真分析，并與理論結(jié)果進(jìn)行對(duì)比3. 完成不少于20頁的設(shè)計(jì)報(bào)告，詳細(xì)說明理論設(shè)計(jì)過程以及測(cè)試/仿真分析結(jié)果時(shí)間安排：7.5： 理論設(shè)計(jì)7.67.7：安裝調(diào)試或仿真7.8： 撰寫報(bào)告7.9： 答辯指導(dǎo)教師簽名： 系主任簽名： - 17 -摘 要 74系列常用集成電路設(shè)計(jì)的八路數(shù)顯搶答器的電路主要由五部分組成：數(shù)字搶答電路、譯碼顯示電路、可預(yù)置時(shí)間的定時(shí)電路、報(bào)警電路以及秒脈沖產(chǎn)生電路。其中數(shù)字搶答電路包括了編碼電路和鎖存電路，實(shí)現(xiàn)了對(duì)信號(hào)編碼和鎖存的功能，防止二次搶答的問題；譯碼顯示電路能將搶答到的選手編號(hào)直觀地顯示出來；在定時(shí)電路中，主持人可通過時(shí)間預(yù)設(shè)開關(guān)預(yù)設(shè)供搶答的時(shí)間，且系統(tǒng)將完成自動(dòng)倒計(jì)時(shí)；報(bào)警電路則起到聲報(bào)警功能，當(dāng)在規(guī)定的時(shí)間內(nèi)無人搶答時(shí)，系統(tǒng)中的蜂鳴器將發(fā)出警報(bào)聲，提示主持人本輪搶答無效，實(shí)現(xiàn)報(bào)警功能；秒脈沖產(chǎn)生電路用于為定時(shí)電路提供一個(gè)頻率為1hz的標(biāo)準(zhǔn)時(shí)鐘信號(hào)。該搶答器不僅具有智能化的特點(diǎn)，同時(shí)采用數(shù)字式顯示顯得很直觀，使得運(yùn)用范圍較廣且很方便。關(guān)鍵詞：搶答器 編碼 鎖存abstract74 series common integrated circuit design of the circuit responder eight-way digital consists mainly of five parts: the digital circuit, decoding display circuit vies to answer first, preset time timing circuit, alarm circuit and the second pulse circuits. digital circuits including coding responder circuit and latch circuit, signal encoding and latch on the function, prevent secondary vies to answer first problem; decode display circuit can be the contestant vies to answer first shown visually numbers, in the timing circuits, host by default for the preset switch time vies to answer first the time, and the system will be the countdown, alarm circuit does sound alarm functions, when within the prescribed time no contest, the system will send alerts, buzzer this contest null and void, host alarm functions, second pulse circuits for timing circuit provides a standard for 1hz frequency clock signal. this contest is not only has the characteristics of intelligent digital display appear very intuitive by using a wider range, and very convenient.keywords: vies to answer first editor coding latch目 錄課程設(shè)計(jì)任務(wù)書- 1 -摘 要- 2 -abstract- 3 -1原理電路的設(shè)計(jì)- 5 -1.1 基于單片機(jī)at89s52的搶答器硬件設(shè)計(jì)- 5 -1.1.1硬件部分設(shè)計(jì)原理- 5 -1.1.2 軟件部分設(shè)計(jì)原理- 5 -1.1.3 優(yōu)缺點(diǎn)- 5 -1.2基于fpga的搶答器硬件設(shè)計(jì)- 5 -1.2.1設(shè)計(jì)原理- 5 -1.2.2優(yōu)缺點(diǎn)- 6 -1.3 基于74系列集成電路的搶答器設(shè)計(jì)- 6 -1.3.1設(shè)計(jì)原理- 6 -1.3.2優(yōu)缺點(diǎn)- 7 -1.4單元電路設(shè)計(jì)- 7 -1.4.1搶答電路設(shè)計(jì)- 7 -1.4.2定時(shí)電路設(shè)計(jì)- 8 -1.4.3報(bào)警電路設(shè)計(jì)- 9 -1.4.4時(shí)序控制電路設(shè)計(jì)- 9 -1.5整體電路設(shè)計(jì)及工作原理- 10 -1.6主要參數(shù)計(jì)算- 11 -2電路的仿真- 12 -2.1 搶答電路的仿真- 12 -2.2 定時(shí)電路的仿真- 12 -2.3 脈沖發(fā)生電路的仿真- 13 -2.4 報(bào)警電路的仿真- 15 -3性能測(cè)試數(shù)據(jù)- 16 -3.1 搶答電路- 16 -3.2 定時(shí)電路- 16 -3.3 脈沖發(fā)生電路- 16 -3.4 報(bào)警電路- 16 -3.5 綜合分析- 16 -4主要芯片參數(shù)- 17 -4.1 74ls192引腳排列及功能表- 17 -4.2 74ls279引腳排列- 17 -4.3 74ls48引腳排列及功能表- 17 -4.4 74ls148引腳排列及功能表- 18 -4.5 555定時(shí)器引腳排列- 19 -5心得體會(huì)- 20 -附錄-元件清單- 22 -1原理電路的設(shè)計(jì)1.1 基于單片機(jī)at89s52的搶答器硬件設(shè)計(jì)1.1.1硬件部分設(shè)計(jì)原理at89s52的各引腳功能情況為：p1口(p1.0p1.7)8個(gè)引腳，p1.7為最高位， p1.0為最低位。在at89s52不帶片外存儲(chǔ)器時(shí)，p1口可作為通用i /o口使用， p1.0p1.7用于傳送cpu的輸入/輸出數(shù)據(jù)。這時(shí)輸出數(shù)據(jù)可以得到鎖存，不需外接專用鎖存器。輸入數(shù)據(jù)可以得到緩沖，增加了數(shù)據(jù)輸入的可靠性；p37引腳外接電阻、放大管以及揚(yáng)聲器；rst復(fù)位線，外接電容、電阻。使at89s52處于復(fù)位工作狀態(tài)；txd：串行口數(shù)據(jù)發(fā)送；rxd：串行口數(shù)據(jù)接收；xmt1和xmt2外接石英晶體和微調(diào)電容，為片內(nèi)振蕩電路輸入線，用來連接at89s52片內(nèi)osc的定時(shí)反饋網(wǎng)絡(luò)；int0/int1：外部中斷0 /1輸入；t/c1、t/c0 :定時(shí)器/計(jì)數(shù)器i /o的外部輸入。1.1.2 軟件部分設(shè)計(jì)原理根據(jù)本文的電路求出要顯示不同路數(shù)的數(shù)字所需的編碼，將它們存在一個(gè)表中待用時(shí)取出。8路搶答輸入信號(hào)由8個(gè)按鍵控制，程序一直判斷是否有按鍵按下，若沒有按鍵按下則循環(huán)判斷；直到有按鍵按下后，立即把通過按鍵輸入的信號(hào)儲(chǔ)存起來然后對(duì)8路輸入信號(hào)進(jìn)行逐位掃描判斷，最后根據(jù)掃描結(jié)果轉(zhuǎn)入查表程序取數(shù)并通過數(shù)碼管顯示輸出結(jié)果，同時(shí)發(fā)光二極管亮起,表示搶答成功。1.1.3 優(yōu)缺點(diǎn)使用單片機(jī)設(shè)計(jì)搶答器，成本低，易控制，但硬件設(shè)計(jì)和軟件編程比較復(fù)雜，我們尚不具備此項(xiàng)技能。1.2基于fpga的搶答器硬件設(shè)計(jì)1.2.1設(shè)計(jì)原理搶答器結(jié)構(gòu)簡(jiǎn)圖如圖1所示：1、fpga 最小系統(tǒng)電路：fpga 正常工作時(shí)的基本電路，由時(shí)鐘和復(fù)位電路組成。2、鍵盤輸入電路：用33 矩陣鍵盤組成3 個(gè)組共9 個(gè)人的搶答按鈕。同時(shí)包括start, add, sub 三個(gè)由主持人控制的單獨(dú)按鈕。3、顯示模塊：用移位寄存器74hc164 驅(qū)動(dòng)4 位共陰數(shù)碼管顯示；數(shù)碼管要顯示的數(shù)據(jù)通過74hc164 串行數(shù)據(jù)端口輸入。4、報(bào)警及相關(guān)信息顯示：蜂鳴器電路和led 燈顯示相關(guān)狀態(tài)信息指示電路。1.2.2優(yōu)缺點(diǎn)使用fpga設(shè)計(jì)搶答器使電路高度集成，運(yùn)行速度快。但成本較高，編程復(fù)雜。1.3 基于74系列集成電路的搶答器設(shè)計(jì)1.3.1設(shè)計(jì)原理總體方框圖如圖2所示：圖2 搶答器原理框圖電路分為主體電路和拓展電路。主體電路完成基本強(qiáng)大功能，即開始搶答當(dāng)選手按搶答按鈕時(shí)，能顯示選手的編號(hào)，同時(shí)能封鎖輸入電路。拓展電路完成定時(shí)搶答功能。1.3.2優(yōu)缺點(diǎn)該電路設(shè)計(jì)較為復(fù)雜，但原理簡(jiǎn)單，思路明確，而且價(jià)格便宜。其中所用的元件正好是我們?cè)诒緦W(xué)期學(xué)過的，可以讓我們進(jìn)一步熟悉其功能。經(jīng)過綜合分析，我決定使用第三種方案作為我的設(shè)計(jì)方案。1.4單元電路設(shè)計(jì)1.4.1搶答電路設(shè)計(jì)如圖3所示為搶答電路圖。電路選用優(yōu)先編碼器 74ls148 和鎖存器 74ls297 來完成。該電路主要完成兩個(gè)功能：一是分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號(hào)，同時(shí)譯碼顯示電路顯示編號(hào)（顯示電路采用七段數(shù)字?jǐn)?shù)碼顯示管）；二是禁止其他選手按鍵，其按鍵操作無效。工作過程：開關(guān)s置于清除端時(shí)，rs觸發(fā)器的 r、s端均為0，4個(gè)觸發(fā)器輸出置0，使74ls148的優(yōu)先編碼工作標(biāo)志端0，使之處于工作狀態(tài)。當(dāng)開關(guān)s置于開始時(shí)，搶答器處于等待工作狀態(tài)，當(dāng)有選手將搶答按鍵按下時(shí)（如按下s5），74ls148的輸出經(jīng)rs鎖存后，ctr=1,rbo =1,七段顯示電路74ls48處于工作狀態(tài)，4q3q2q=101,經(jīng)譯碼顯示為“5”。此外，ctr1，使74ls148 優(yōu)先編碼工作標(biāo)志端，處于禁止?fàn)顟B(tài)，封鎖其他按鍵的輸入。當(dāng)按鍵松開即按下時(shí)，74ls148的 此時(shí)由于仍為ctr1，使優(yōu)先編碼工作標(biāo)志端1，所以74ls148仍處于禁止?fàn)顟B(tài)，確保不會(huì)出二次按鍵時(shí)輸入信號(hào)，保證了搶答者的優(yōu)先性。如有再次搶答需由主持人將s開關(guān)重新置“清除”然后再進(jìn)行下一輪搶答。圖3 搶答電路圖1.4.2定時(shí)電路設(shè)計(jì)如圖4為定時(shí)電路。該部分主要由555定時(shí)器秒脈沖產(chǎn)生電路、十進(jìn)制同步加減計(jì)數(shù)器74ls192減法計(jì)數(shù)電路、74ls48譯碼電路和2個(gè)7段數(shù)碼管即相關(guān)電路組成。具體電路如圖3-1所示。兩塊74ls192實(shí)現(xiàn)減法計(jì)數(shù)，通過譯碼電路74ls48顯示到數(shù)碼管上，其時(shí)鐘信號(hào)由時(shí)鐘產(chǎn)生電路提供。74192的預(yù)置數(shù)控制端實(shí)現(xiàn)預(yù)置數(shù)，由節(jié)目主持人根據(jù)搶答題的難易程度，設(shè)定一次搶答的時(shí)間，通過預(yù)置時(shí)間電路對(duì)計(jì)數(shù)器進(jìn)行預(yù)置，計(jì)數(shù)器的時(shí)鐘脈沖由秒脈沖電路提供。按鍵彈起后，計(jì)數(shù)器開始減法計(jì)數(shù)工作，并將時(shí)間顯示在共陰極七段數(shù)碼顯示管dpy_7-seg 上，當(dāng)有人搶答時(shí)，停止計(jì)數(shù)并顯示此時(shí)的倒計(jì)時(shí)時(shí)間；如果沒有人搶答，且倒計(jì)時(shí)時(shí)間到時(shí)， 輸出低電平到時(shí)序控制電路，控制報(bào)警電路報(bào)警，同時(shí)以后選手搶答無效。圖4 定時(shí)電路圖1.4.3報(bào)警電路設(shè)計(jì)報(bào)警電路圖如圖5所示，其中555定時(shí)器構(gòu)成多諧振蕩器。其輸出信號(hào)經(jīng)三極管驅(qū)動(dòng)揚(yáng)聲器。pr為控制信號(hào)，當(dāng)pr為高電平時(shí)，多諧振蕩器工作，反之，電路停振。圖5 報(bào)警電路圖1.4.4時(shí)序控制電路設(shè)計(jì)時(shí)序控制電路如圖6所示。若當(dāng)?shù)褂?jì)時(shí)結(jié)束時(shí)依然無人搶答，則bo2輸出低電平，封鎖兩個(gè)與非門，使脈沖信號(hào)不能輸入，計(jì)時(shí)停止；搶答器輸入使能端被封鎖，無法再搶答。若有一隊(duì)搶答，則ctr輸出高電平，經(jīng)過非門變?yōu)榈碗娖?，封鎖兩個(gè)與非門，使脈沖信號(hào)不能輸入，計(jì)時(shí)停止；搶答器輸入使能端被封鎖，無法再搶答。圖6 時(shí)序控制電路1.5整體電路設(shè)計(jì)及工作原理整體電路如圖7所示圖7 整體電路圖各單元電路的工作原理以在前文講過，此處不再贅述。整體電路分為搶答電路，定時(shí)電路，報(bào)警電路，脈沖發(fā)生電路。搶答電路完成基本的搶答功能，采用74ls148進(jìn)行編碼，74ls279進(jìn)行鎖存。定時(shí)電路采用74ls192，接成減數(shù)計(jì)數(shù)。報(bào)警電路用555芯片接成多諧振蕩器，它的控制信號(hào)為定時(shí)電路高位片的借位信號(hào)。脈沖發(fā)生電路也用555芯片接成多諧振蕩器，頻率為1hz。1.6主要參數(shù)計(jì)算脈沖發(fā)生電路： （公式1） 取：k k 得：10報(bào)警電路: 取：k k得：102電路的仿真2.1 搶答電路的仿真搶答電路的仿真如圖8所示：圖8 搶答電路仿真圖此電路在仿真過程中需要注意在七段數(shù)碼管和7448之間加上拉電阻，否則七段數(shù)碼管無法顯示。其他功能滿足要求。開關(guān)接地時(shí)滅燈，開關(guān)打開時(shí)開始搶答。當(dāng)有一隊(duì)搶答后，其他隊(duì)伍搶答無效，滿足設(shè)計(jì)要求。2.2 定時(shí)電路的仿真定時(shí)電路仿真圖如圖9所示：圖9 定時(shí)電路仿真圖開關(guān)閉合時(shí)置數(shù)30，開關(guān)打開時(shí)開始倒數(shù)計(jì)時(shí)，到00后停止，滿足設(shè)計(jì)要求。電路中加入了一個(gè)非門，是為了讓搶答后，計(jì)數(shù)立即停止，不會(huì)因?yàn)槊}沖多計(jì)一個(gè)數(shù)。2.3 脈沖發(fā)生電路的仿真脈沖發(fā)生電路仿真圖如圖10所示：圖10 脈沖發(fā)生電路仿真圖為了便于仿真，我將電阻的參數(shù)改小，以便讓仿真軟件能夠仿真出波形，波形圖如圖11所示：圖11 仿真波形2.4 報(bào)警電路的仿真報(bào)警電路的仿真如圖12所示：圖12 報(bào)警電路仿真圖圖中4號(hào)端可以控制報(bào)警電路的開關(guān)，條形管顯示報(bào)警聲的大小。3性能測(cè)試數(shù)據(jù)3.1 搶答電路主持人開關(guān)接地時(shí)滅燈，開關(guān)打開時(shí)可以搶答。第一個(gè)隊(duì)伍搶答后，其余隊(duì)伍搶答無效。3.2 定時(shí)電路開關(guān)閉合時(shí)置數(shù)30，開關(guān)打開時(shí)開始倒數(shù)計(jì)時(shí)，到00后停止。3.3 脈沖發(fā)生電路能產(chǎn)生頻率為1hz的方波。3.4 報(bào)警電路當(dāng)計(jì)時(shí)停止時(shí)，能產(chǎn)生頻率為4khz的報(bào)警聲，并能被主持人的開關(guān)控制。3.5 綜合分析電