原理與接口技術(shù)-第2章

1、第2章 微處理器系統(tǒng)結(jié)構(gòu)與技術(shù),【學(xué)習(xí)目標(biāo)】 微處理器是微機(jī)系統(tǒng)的核心部件與技術(shù)關(guān)鍵。本章在介紹Intel 8086/8088 CPU系統(tǒng)結(jié)構(gòu)與技術(shù)的基礎(chǔ)上，簡要描述80286、80386、80486以及Pentium 系列CPU系統(tǒng)結(jié)構(gòu)的演變與技術(shù)特點(diǎn)。 【學(xué)習(xí)要求】 了解CISC和RISC是CPU的兩種基本架構(gòu)。 理解80868088 CPU的內(nèi)部組成結(jié)構(gòu)是Intel80 x86系列微處理器體系結(jié)構(gòu)的基礎(chǔ)。 透徹理解存儲(chǔ)器的分段設(shè)計(jì)這一關(guān)鍵性存儲(chǔ)管理技術(shù)基礎(chǔ)。 掌握物理地址和邏輯地址的關(guān)系及其變換原理，是理解存儲(chǔ)管理機(jī)制的關(guān)鍵。 理解“段加偏移”尋址機(jī)制允許重定位。 著重理解80386的段

2、、頁式管理，80486對(duì)80386的技術(shù)更新和5級(jí)流水線技術(shù)思想。 了解Pentium微處理器的體系結(jié)構(gòu)特點(diǎn)，理解雙流水線與雙cache的技術(shù)思想。 了解多處理器計(jì)算機(jī)系統(tǒng)和嵌入式系統(tǒng)的基本知識(shí)。,第2章 微處理器系統(tǒng)結(jié)構(gòu)與技術(shù),2.1 CISC與RISC技術(shù) CISC(復(fù)雜指令集計(jì)算機(jī))和RISC(精簡指令集計(jì)算機(jī))是當(dāng)前CPU的兩種基本架構(gòu)。各種微處理器就是按這兩種不同的架構(gòu)設(shè)計(jì)理念和方法發(fā)展的。 2.1.1CISC 復(fù)雜指令集計(jì)算機(jī)（complex instruction set computer，CISC）是一種較早的微處理器設(shè)計(jì)流派，Intel 80 x86系列微處理器中的8086/

3、8088、80286等，都是按此學(xué)派的理論設(shè)計(jì)的。 CISC結(jié)構(gòu)微處理器的設(shè)計(jì)特點(diǎn)如下： 復(fù)雜指令（complex instruction） 復(fù)雜的內(nèi)存定位法（complex memory reference methods） 微程序結(jié)構(gòu)（micro programming） ,2.1.2 RISC,精簡指令集計(jì)算機(jī)（reduced instruction set computer，RISC）理論是從20世紀(jì)80年代開始逐漸發(fā)展成為一種微處理器體系結(jié)構(gòu)。 例如，從80286到80386的設(shè)計(jì)過程中就開始顯示出這種變化，此后推出的80486、Pentium與Pentium pro（P6）等微處理

4、器，則更加重了RISC化的趨勢。到了Pentium、Pentium以后，雖然仍屬于CISC的結(jié)構(gòu)范圍，但它們的內(nèi)核已采用了RISC結(jié)構(gòu)。 RISC的設(shè)計(jì)技術(shù)特點(diǎn)如下： 1）縮短指令長度，規(guī)范指令格式 2）簡化尋址方式 3）適當(dāng)增加通用寄存器數(shù)量，大量利用寄存器間操作 4）簡化處理器結(jié)構(gòu) 5）便于使用VLSI技術(shù) 6）增強(qiáng)處理器并行能力,2.2 典型的16位微處理器的系統(tǒng)結(jié)構(gòu),2.2.1 80868088 CPU的內(nèi)部組成結(jié)構(gòu),80868088 CPU的內(nèi)部組成結(jié)構(gòu),1總線接口單元BIU BIU的基本功能是負(fù)責(zé)CPU與存儲(chǔ)器或I/O端口之間的數(shù)據(jù)傳送。在CPU取指令時(shí)，它從內(nèi)存中取出指令送到指令

5、隊(duì)列緩沖器；而在執(zhí)行指令時(shí)，它要與指定的內(nèi)存單元或者I/O端口交換數(shù)據(jù)。 1）指令隊(duì)列緩沖器 操作將遵循下列原則： （1）取指令時(shí)，每當(dāng)指令隊(duì)列中存滿1條指令后，EU就立即開始執(zhí)行。 （2）指令隊(duì)列中只要空出2個(gè)（對(duì)8086）或1個(gè)（對(duì)8088）指令字節(jié)時(shí)，BIU便自動(dòng)執(zhí)行取指操作，直到填滿為止。 （3）EU在執(zhí)行指令的過程中，若CPU需要訪問存儲(chǔ)器或I/O端口，則EU自動(dòng)請求BIU去完成訪問操作。此時(shí)若BIU空閑，則會(huì)立即完成EU的請求；否則BIU首先將指令取至指令隊(duì)列，再響應(yīng)EU的請求。 （4）當(dāng)EU執(zhí)行完轉(zhuǎn)移、調(diào)用和返回指令時(shí)，則要清除指令隊(duì)列緩沖器，并要求BIU從新的地址重新開始取指令

6、，新取的第1條指令將直接經(jīng)指令隊(duì)列送到EU去執(zhí)行，隨后取來的指令將填入指令隊(duì)列緩沖器。,1總線接口單元BIU,2）地址加法器和段寄存器 8086有20根地址線，但內(nèi)部寄存器只有16位，不能直接提供對(duì)20位地址的尋址信息。 為了實(shí)現(xiàn)對(duì)20位地址的尋址，設(shè)計(jì)者采用了一種稱之為“段加偏移”的重要技術(shù)，即將可移位的16位段寄存器與16位偏移地址相加的辦法，從而巧妙地解決了這一矛盾。 【例2.1】假設(shè)CS4000H，IP0618H，則指令的物理地址PA4000H160618H40618H。,1總線接口單元BIU,3）16位指令指針（Instruction Pointer，IP） IP的功能與8位CPU中

7、的程序計(jì)數(shù)器PC類似。正常運(yùn)行時(shí)，IP中含有BIU要取的下1條指令（字節(jié)）的偏移地址。IP在程序運(yùn)行中能自動(dòng)加1修正，使之指向要執(zhí)行的下1條指令（字節(jié)）。有些指令（如轉(zhuǎn)移、調(diào)用、中斷和返回指令）能使IP值改變，或?qū)P值壓進(jìn)堆棧保存，或由堆棧彈出恢復(fù)原值。,2執(zhí)行單元EU,EU的功能是負(fù)責(zé)從指令隊(duì)列中取出指令，然后分析和執(zhí)行指令。EU由下列部分組成。 （1）16位算術(shù)邏輯單元。 （2）16位標(biāo)志寄存器。 （3）數(shù)據(jù)暫存寄存器。 （4）通用寄存器組。 （5）EU控制電路。EU中所有的寄存器和數(shù)據(jù)通道（除隊(duì)列總線為8位外）都是16位的寬度，可實(shí)現(xiàn)數(shù)據(jù)的快速傳送。 注意，由于BIU與EU分開獨(dú)立設(shè)計(jì)

8、，因此，在一般情況下，CPU執(zhí)行完1條指令后就可以立即執(zhí)行下1條指令。16位CPU這種并行重疊操作的特點(diǎn)，提高了總線的信息傳輸效率和整個(gè)系統(tǒng)的執(zhí)行速度。 8088CPU內(nèi)部結(jié)構(gòu)與8086的基本相似，其內(nèi)部寄存器、運(yùn)算器以及內(nèi)部數(shù)據(jù)總線與8086一樣都是按16位設(shè)計(jì)的，只是8088的BIU中指令隊(duì)列長度為4個(gè)字節(jié)。,2.2.2 80868088CPU的寄存器結(jié)構(gòu),對(duì)于微機(jī)應(yīng)用系統(tǒng)的開發(fā)者來說，最重要的是掌握CPU的編程結(jié)構(gòu)或程序設(shè)計(jì)模型。80868088的內(nèi)部寄存器編程結(jié)構(gòu)如圖所示。其中陰影部分與80808085 CPU相同。,1通用寄存器,通用寄存器分為兩組：數(shù)據(jù)寄存器；指針寄存器和變址寄存器

9、。 （1）數(shù)據(jù)寄存器：執(zhí)行單元EU中有4個(gè)16位數(shù)據(jù)寄存器AX、BX、CX和DX。每個(gè)數(shù)據(jù)寄存器分為高字節(jié)H和低字節(jié)L，它們均可作為8位數(shù)據(jù)寄存器獨(dú)立尋址，獨(dú)立使用。 在多數(shù)情況下，這些數(shù)據(jù)寄存器是用在算術(shù)運(yùn)算或邏輯運(yùn)算指令中，用來進(jìn)行算術(shù)邏輯運(yùn)算。在有些指令中，它們則有特定的用途。這些寄存器在指令中的特定功能是被系統(tǒng)隱含使用的，參見表2.1所示。,1通用寄存器,（2）指針寄存器和變址寄存器：指針寄存器是指堆棧指針寄存器SP和堆?；分羔樇拇嫫鰾P，簡稱為P組。變址寄存器是指源變址寄存器SI和目的變址寄存器DI，簡稱為I組。它們都是16位寄存器，一般用來存放偏移地址。 指針寄存器SP和BP都用

10、來指示存取位于當(dāng)前堆棧段中的數(shù)據(jù)所在的地址，但SP和BP在使用上有區(qū)別。 變址寄存器SI和DI是存放當(dāng)前數(shù)據(jù)段的偏移地址的。源操作數(shù)的偏移地址放于SI中，所以SI稱為源變址寄存器；目的操作數(shù)偏移地址存放于DI中，故DI稱為目的變址寄存器。,2段寄存器,段寄存器用來存取段地址，再由段寄存器左移4位形成20位的段起始地址，它們通常被稱為段基地址或段基址。 利用“段加偏移”技術(shù)，80868088就能尋址1MB存儲(chǔ)空間并將其分成為若干個(gè)邏輯段，使每個(gè)邏輯段的長度為64KB（它由16位的偏移地址限定）。 段寄存器都可以被指令直接訪問。 CS用來存放程序當(dāng)前使用的代碼段的段地址，CPU執(zhí)行的指令將從代碼段

11、取得； SS用來存放堆棧段的段地址，堆棧操作的數(shù)據(jù)就在堆棧段中； DS用來存放數(shù)據(jù)段的段地址，一般地說，程序所用的數(shù)據(jù)就存放在數(shù)據(jù)段中； ES用來存放附加段的段地址，也用來存放數(shù)據(jù)，但典型用法是存放處理后的數(shù)據(jù)。,3標(biāo)志寄存器,80868088的16位標(biāo)志寄存器F只用了其中的9位作標(biāo)志位，即6個(gè)狀態(tài)標(biāo)志位，3個(gè)控制標(biāo)志位。 狀態(tài)標(biāo)志位用來反映算術(shù)或邏輯運(yùn)算后結(jié)果的狀態(tài)，記錄CPU的狀態(tài)特征。這6位是：CF（Carry Flag）進(jìn)位標(biāo)志；PF（Parity Flag）奇偶性標(biāo)志；AF（Auxiliary Carry Flag）輔助進(jìn)位標(biāo)志；ZF（Zero Flag）零標(biāo)志；SF（Sign Fl

12、ag）符號(hào)標(biāo)志；OF（Overflow Flag）溢出標(biāo)志：溢出標(biāo)志在有符號(hào)數(shù)進(jìn)行加法或減法時(shí)可能出現(xiàn)。 控制標(biāo)志有3個(gè)：DF（Direction Flag）方向標(biāo)志；IF（Interrupt Enable Flag）中斷允許標(biāo)志：它是控制可屏蔽中斷的標(biāo)志；TF（Trap Flag）跟蹤（陷阱）標(biāo)志。,6個(gè)狀態(tài)標(biāo)志位的狀態(tài)及其說明,狀態(tài)標(biāo)志位用來反映算術(shù)或邏輯運(yùn)算后結(jié)果的狀態(tài)，以記錄CPU的狀態(tài)特征。,3個(gè)控制標(biāo)志位的狀態(tài)及其說明,控制標(biāo)志位用來控制CPU的操作，由程序設(shè)置或清除。,2.2.3 8086/8088總線周期的概念,一個(gè)最基本的總線周期由4個(gè)時(shí)鐘周期組成，習(xí)慣上將4個(gè)時(shí)鐘周期分別稱

13、為4個(gè)狀態(tài)，即T1、T2、T3與T4這4個(gè)狀態(tài)。8086/8088總線周期序列的示意如下。,2.2.480868088的引腳信號(hào)和功能,8086和8088的40條引線按功能可分為5類 1地址數(shù)據(jù)總線 2地址狀態(tài)總線 3控制總線 4電源線和地線 5其他控制線,2.3 8086/8088系統(tǒng)的最小最大工作方式,2.3.1最小方式 當(dāng)MNMX非接電源電壓時(shí)，系統(tǒng)就工作于最小模式，它適合于較小規(guī)模的應(yīng)用。,2.3.2 最大方式,當(dāng)MNMX非線接地，則系統(tǒng)就工作于最大模式。,2.4 80868088的存儲(chǔ)器與I/O組織,2.4.1 存儲(chǔ)器組織 80868088有20條地址線，可尋址1MB的存儲(chǔ)空間。 存

14、放的信息：8位的字節(jié)、1個(gè)字和雙字。,2.4.1 存儲(chǔ)器組織,8086的1MB存儲(chǔ)空間實(shí)際上分為兩個(gè)512KB的存儲(chǔ)體。 高位庫和低位庫； 8086存儲(chǔ)器高低位庫的連接；,2.4.2存儲(chǔ)器的分段,存儲(chǔ)器的分段是一個(gè)重要的概念， 深入理解存儲(chǔ)器的分段設(shè)計(jì)是掌握存儲(chǔ)器管理技術(shù)的一個(gè)關(guān)鍵。 實(shí)際存儲(chǔ)器中段的位置如圖所示；,2.4.3 實(shí)際地址和邏輯地址,實(shí)際地址是指CPU對(duì)存儲(chǔ)器進(jìn)行訪問時(shí)實(shí)際 尋址所使用的地址；對(duì)80868088來說是 用20位二進(jìn)制數(shù)或5位十六進(jìn)制數(shù)表示的 地址。,2.4.3 實(shí)際地址和邏輯地址,邏輯地址是由程序和指令表示的一種地址，包括兩部分：段地址和偏移地址。 對(duì)808680

15、88來說，段地址和偏移地址都用無符號(hào)的16位二進(jìn)制數(shù)或4位十六進(jìn)制數(shù)來表示的。,2.4.4 堆棧,80868088系統(tǒng)中的堆棧是用段定義語句在存儲(chǔ)器中定義的一個(gè)堆棧段。8086系統(tǒng)的堆棧及其入棧、出棧操作如圖所示。 堆棧由SS和SP來尋址。SS給定堆棧段的段地址；SP給定當(dāng)前棧頂，即指出從堆棧的段基址到棧頂?shù)钠屏俊?2.4.5“段加偏移”尋址機(jī)制允許重定位,8086/8088 CPU引入了分段技術(shù)，微處理器在尋址時(shí)是利用段基地址加偏移地址的原理?！岸渭悠啤睂ぶ窓C(jī)制允許重定位是一種重要的特征。 重定位是指一個(gè)完整的程序塊或數(shù)據(jù)塊可以在存儲(chǔ)器所允許的空間內(nèi)任意浮動(dòng)，并定位到一個(gè)新的可尋址的區(qū)域

16、。 由于“段加偏移”的尋址機(jī)制允許程序和數(shù)據(jù)不需要做任何修改，就能使它們重定位，這就給應(yīng)用帶來很大方便。,2.4.6I/O組織,8086/8088CPU用地址線的低16位來尋址8位I/O端口地址，因此可訪問的8位I/O端口有216=65536個(gè)。由于用16位地址線對(duì)8位I/O端口尋址，所以，無需對(duì)I/O端口的64KB尋址空間進(jìn)行分段。 8086/8088及其存儲(chǔ)器與I/O組織是構(gòu)建微機(jī)系統(tǒng)的基礎(chǔ)知識(shí)。8086/8088CPU用地址線的低16位來尋址8位I/O端口地址，因此可訪問的8位I/O端口有216=65536個(gè)。,2.5 80 x86系列微處理器,學(xué)習(xí)Intel80 x86系列微處理器的技

17、術(shù)發(fā)展時(shí)，應(yīng)把握CPU內(nèi)部功能結(jié)構(gòu)的進(jìn)化及其主要技術(shù)特征。其中，最重要的幾個(gè)關(guān)鍵技術(shù)是80286首次引入的虛擬存儲(chǔ)管理，80386的存儲(chǔ)器分段與分頁管理，80486的5級(jí)流水線，以及Pentium的雙流水線等技術(shù)。 2.5.1 80286微處理器 80286是一個(gè)超級(jí)16位微處理器。80286的主要性能特點(diǎn)是首次實(shí)現(xiàn)虛擬存儲(chǔ)管理，可以在實(shí)地址與保護(hù)虛地址兩種方式下訪問存儲(chǔ)器。,2.5.2 80386微處理器,80386是第一個(gè)全32位微處理器，簡稱I-32系統(tǒng)結(jié)構(gòu)；80386在32位高性能微處理器的存儲(chǔ)器管理技術(shù)中具有典型的意義。有關(guān)80386存儲(chǔ)管理與虛擬存儲(chǔ)器等技術(shù)將在第5章存儲(chǔ)器系統(tǒng)中討

18、論。 80386內(nèi)部組成部件相互連接的示意如圖所示； 80386內(nèi)部的6個(gè)單元都能各自獨(dú)立操作，也能與其他部件并行工作。,2.5.3 80486微處理器,80486是第二代32位微處理器。80486采取的主要技術(shù)改進(jìn)使它實(shí)現(xiàn)了5級(jí)指令流水線操作功能。,2.6 Pentium微處理器,1.Pentium的體系結(jié)構(gòu) 首次引入U(xiǎn)、V雙流水線,2.Pentium體系結(jié)構(gòu)的技術(shù)特點(diǎn),1）超標(biāo)量流水線 超標(biāo)量流水線（Superscalar）設(shè)計(jì)是Pentium處理器技術(shù)的核心。它由U與V兩條指令流水線構(gòu)成。這種流水線結(jié)構(gòu)允許Pentium在單個(gè)時(shí)鐘周期內(nèi)執(zhí)行兩條整數(shù)指令。 2）獨(dú)立的指令Cache和數(shù)據(jù)C

19、ache 80486片內(nèi)有8KB cache；Pentium片內(nèi)則有2個(gè)8KB cache，即雙路cache結(jié)構(gòu)如圖所示。指令和數(shù)據(jù)分別使用不同的cache，使Pentium的性能大大超過80486微處理器。,2.Pentium體系結(jié)構(gòu)的技術(shù)特點(diǎn),3）重新設(shè)計(jì)的浮點(diǎn)單元 Pentium的浮點(diǎn)單元可執(zhí)行8級(jí)流水，使每個(gè)時(shí)鐘周期能完成一個(gè)浮點(diǎn)操作（某些情況下可以完成兩個(gè)）。浮點(diǎn)單元流水線的前4個(gè)步驟與整數(shù)流水線相同，后4個(gè)步驟的前兩步為二級(jí)浮點(diǎn)操作，后兩步為四舍五入及寫結(jié)果、出錯(cuò)報(bào)告。 4）分支預(yù)測 Pentium提供了一個(gè)稱為分支（或轉(zhuǎn)移）目標(biāo)緩沖器BTB（Branch Target Buffe

20、r）的小Cache來動(dòng)態(tài)地預(yù)測程序分支，當(dāng)一條指令導(dǎo)致程序分支時(shí)，BTB將記憶下這條指令和分支目標(biāo)的地址，并用這些信息預(yù)測這條指令再次產(chǎn)生分支時(shí)的路徑，預(yù)先從此處預(yù)取，保證流水線的指令預(yù)取步驟不會(huì)空置。,2.7 Pentium系列及相關(guān)技術(shù)的發(fā)展,Intel自推出第5代微處理器Pentium和增強(qiáng)型Pentium Pro之后，于1996年底推出了具有多媒體專用指令集的MMX CPU，于1997年5月推出了更高性能的PentiumCPU，1999年又推出Pentium CPU，并于2000年以后相繼推出了Pentium4及Pentium4后系列CPU產(chǎn)品。 2.7.1Pentium微處理器 Pe

21、ntium采用了雙獨(dú)立總線結(jié)構(gòu)（即二級(jí)高速緩存總線和處理器-主內(nèi)存系統(tǒng)總線）的技術(shù)。 高帶寬總線技術(shù)和高處理性能是P處理器的兩個(gè)重要特點(diǎn)。同時(shí)，它還保留了原有Pentium Pro處理器優(yōu)秀的32位性能，并融合了MMX技術(shù)。 P還采用動(dòng)態(tài)執(zhí)行的隨機(jī)推測設(shè)計(jì)來增強(qiáng)其功能；其虛擬地址空間達(dá)到64TB，而物理地址空間達(dá)到64GB；其片內(nèi)還集成了協(xié)處理器，并采用了超標(biāo)量流水線結(jié)構(gòu)。 P處理器與主板的連接首次采用了Slot 1接口標(biāo)準(zhǔn)。,2.7.2 Pentium （P或奔騰）,P處理器具有片內(nèi)32KB非鎖定一級(jí)高速緩存和512KB非鎖定二級(jí)高速緩存，可訪問4GB64GB內(nèi)存（雙處理器）。它使處理器對(duì)高

22、速緩存和主存的存取操作以及內(nèi)存管理更趨合理，能有效地對(duì)大于L2緩存的數(shù)據(jù)進(jìn)行處理。 為了進(jìn)一步提高CPU處理數(shù)據(jù)的功能，P增加了“流式單指令多數(shù)據(jù)擴(kuò)展”（ Streaming SIMD Extertion，SSE）新指令集。新增加的70條SSE指令分成3組不同類型的指令：8條內(nèi)存連續(xù)數(shù)據(jù)流優(yōu)化處理指令，提高CPU處理連續(xù)數(shù)據(jù)流的效率；50條單指令多數(shù)據(jù)浮點(diǎn)運(yùn)算指令，提高了浮點(diǎn)數(shù)據(jù)處理的速度；12條新的多媒體指令：采用改進(jìn)的算法，進(jìn)一步提升視頻處理、圖片處理的質(zhì)量。 P處理器另一個(gè)特點(diǎn)是它具有處理器序列號(hào)。 P的應(yīng)用領(lǐng)域十分廣闊，特別是在多媒體與因特網(wǎng)技術(shù)應(yīng)用方面，更有其突出的優(yōu)勢。,2.7.3

23、 Pentium 4 微處理器簡介,1Pentium 4簡介 Intel最初于2000年8月推出的Pentium 4是IA-32結(jié)構(gòu)微處理器的增強(qiáng)版，也是第1個(gè)基于Intel“NetBurst”微結(jié)構(gòu)的處理器。P4繼承了IA-32結(jié)構(gòu)中的系統(tǒng)寄存器和數(shù)據(jù)結(jié)構(gòu)，其存儲(chǔ)器管理與80386基本相同，也采用了分段與分頁兩級(jí)管理。 Intel Pentium 4系列以后（簡稱Pentium 4后）CPU產(chǎn)品是Pentium DCore2。,2Pentium 4 的內(nèi)部功能結(jié)構(gòu)框圖,Intel為Pentium 4 CPU設(shè)計(jì)了多種類型的內(nèi)部結(jié)構(gòu)。,3Pentium 4的主要技術(shù)特點(diǎn),Pentium 4 作

24、為Intel第七代處理器，其主要技術(shù)特點(diǎn)如下： （1）流水線深度由Pentium的14級(jí)提高到20級(jí)，使指令的運(yùn)算速度成倍增長，并為設(shè)計(jì)更高主頻和更好性能的微處理器提供了技術(shù)準(zhǔn)備。 （2）采用高級(jí)動(dòng)態(tài)執(zhí)行引擎，為執(zhí)行單元?jiǎng)討B(tài)地提供執(zhí)行指令，提高了執(zhí)行單元的效率。 （3）采用執(zhí)行跟蹤技術(shù)跟蹤指令的執(zhí)行，減少了由于分支預(yù)測失效而帶來的指令恢復(fù)時(shí)間，提高了指令執(zhí)行速度。 （4）增強(qiáng)的浮點(diǎn)/多媒體引擎，128位浮點(diǎn)裝載、存儲(chǔ)、執(zhí)行單元，大大提升了浮點(diǎn)運(yùn)算和多媒體信息處理能力。 （5）超高速的系統(tǒng)總線，使其在音頻、視頻和3D等多媒體應(yīng)用方面獲得更好的表現(xiàn)。 此外，P4還引入了其他一些相關(guān)技術(shù)。如：快速執(zhí)

25、行引擎（rapid execution engine）及雙倍算術(shù)邏輯單元架構(gòu)（double pumped ALU）；4倍爆發(fā)式總線（quad pumped bus）；SSE2（streaming SIMD extensions 2）指令集；指令跟蹤緩存（trace cache），它是P4在結(jié)構(gòu)性能方面的一個(gè)大的改進(jìn)技術(shù)。,2.7.4 Pentium 4 系列CPU的主要性能指標(biāo),1CPU的頻率 CPU的頻率有主頻、外頻與倍頻系數(shù)之分。 主頻也叫時(shí)鐘頻率或工作頻率，單位是MHz（或GHz），用來表示CPU的運(yùn)算、處理數(shù)據(jù)的速度。主頻外頻倍頻系數(shù)。通常所說的CPU頻率，一般是指CPU的主頻。 外頻

26、是CPU的基準(zhǔn)頻率或外部時(shí)鐘頻率，單位是MHz。外頻決定著整塊主板的運(yùn)行速度。 倍頻系數(shù)是指CPU主頻與外頻之間相差的倍數(shù)。在相同的外頻下，倍頻越高則CPU的頻率也越高。 2前端總線頻率 前端總線（Front Side Bus，F(xiàn)SB）頻率（即總線頻率）是直接影響CPU與內(nèi)存之間數(shù)據(jù)交換速度的。由于數(shù)據(jù)帶寬（總線頻率數(shù)據(jù)位寬）/8，所以數(shù)據(jù)傳輸最大帶寬取決于傳輸?shù)臄?shù)據(jù)寬度和總線頻率。 前端總線頻率反映的是CPU和北橋芯片間總線的速度，即表示CPU和外界數(shù)據(jù)傳輸?shù)乃俣取?2.7.4 Pentium 4 系列CPU的主要性能指標(biāo),3緩存 緩存是指可以與CPU進(jìn)行高速數(shù)據(jù)交換的存儲(chǔ)器，它先于內(nèi)存與C

27、PU交換數(shù)據(jù)，因而速度很快。 CPU緩存是位于CPU與內(nèi)存之間的臨時(shí)存儲(chǔ)器，都采用靜態(tài)RAM芯片，其容量比內(nèi)存小，但速度卻很高。 L1Cache（一級(jí)緩存）是CPU第一層高速緩存，位于CPU內(nèi)核的旁邊，分為數(shù)據(jù)緩存（Data Cache，D-Cache）和指令緩存（Instruction Cache，I-Cache）。 L2Cache（二級(jí)緩存）是CPU的第二層高速緩存，L2高速緩存容量也會(huì)影響CPU的性能，原則是越大越好。 L3Cache（三級(jí)緩存），早期的是外置，現(xiàn)均為內(nèi)置。L3緩存可以進(jìn)一步降低內(nèi)存延遲，同時(shí)提升大數(shù)據(jù)量計(jì)算時(shí)處理器的性能。,2.7.4 Pentium 4 系列CPU的主

28、要性能指標(biāo),4CPU內(nèi)核和I/O工作電壓 從PentiumCPU開始，CPU的工作電壓分為內(nèi)核電壓和I/O電壓兩種，通常CPU的核心電壓小于或等于I/O電壓。 5制程工藝 制程工藝的微米是指IC內(nèi)電路與電路之間的距離。制程工藝的趨勢是向密集度愈高的方向發(fā)展。曾有180nm、130nm、90nm、65nm、45nm，到2010年制程工藝已達(dá)32nm。 6超流水線與超標(biāo)量 超標(biāo)量是通過內(nèi)置多條流水線來同時(shí)執(zhí)行多個(gè)處理器，其實(shí)質(zhì)是以空間換取時(shí)間；而超流水線是通過細(xì)化流水、提高主頻，使得在一個(gè)機(jī)器周期內(nèi)完成一個(gè)甚至多個(gè)操作，其實(shí)質(zhì)是以時(shí)間換取空間。,2.8 多處理器計(jì)算機(jī)系統(tǒng)概述,2.8.1多處理器系

29、統(tǒng)的基本概念 1. 多處理器系統(tǒng)的基本分類 多處理器系統(tǒng)根據(jù)其利用處理器的方式可分為：非對(duì)稱方式；對(duì)稱方式。 非對(duì)稱多處理（Asymmetric Multi Processing，非對(duì)稱多處理）系統(tǒng)：在一個(gè)多機(jī)系統(tǒng)中，各個(gè)處理器能同等地使用和管理系統(tǒng)中的所用資源，但分別處理專門的任務(wù)；而在處理任務(wù)時(shí)，各個(gè)處理器訪問與控制內(nèi)存或外設(shè)的權(quán)限與時(shí)間都不相等。 對(duì)稱多處理系統(tǒng)也稱為SMP（Symmetric Multi Processing，對(duì)稱多處理）系統(tǒng)：在一個(gè)多機(jī)系統(tǒng)中，將多個(gè)處理器放進(jìn)一個(gè)機(jī)箱中，而這些處理器運(yùn)行支持SMP的操作系統(tǒng)，即將工作負(fù)荷分發(fā)給多個(gè)處理器處理，各個(gè)處理器共享內(nèi)存和磁盤I

30、/O等系統(tǒng)資源，且每一個(gè)CPU的處理能力完全等同。,2.8.1多處理器系統(tǒng)的基本概念,2. 多處理器系統(tǒng)與并行處理 按并行處理的結(jié)構(gòu)與方式不同，還可將多處理器系統(tǒng)細(xì)分為以下幾種類別。 1）基本群集 2)SMP群集 在群集中支持SMP或并行處理要求特殊的操作系統(tǒng)或者OS擴(kuò)展。Beowulf是群集之一，它被形容為“一種可以用于并行計(jì)算的多計(jì)算機(jī)體系結(jié)構(gòu)”。 采用Beowulf策略，可以用較多的處理器和較少的時(shí)間，來取代原本需要用較少的處理器和較多時(shí)間進(jìn)行的計(jì)算。 3)大規(guī)模并行處理系統(tǒng) 大規(guī)模并行處理系統(tǒng)（Massively Parallel Processing，MPP）系統(tǒng)也稱為“松耦合的（l

31、oosely coupled）”或者“無任何共享”的系統(tǒng)。這是真正超級(jí)計(jì)算機(jī)類的系統(tǒng)，它通常專用于在多個(gè)處理器中快速運(yùn)行單個(gè)任務(wù)。MPP系統(tǒng)的特性是：有很多處理器，每個(gè)處理器都有用于自己的操作系統(tǒng)和內(nèi)存，可以同時(shí)處理同一個(gè)程序的不同部分。,2.8.2多處理器系統(tǒng)的特點(diǎn),多處理器系統(tǒng)與并行處理系統(tǒng)是有區(qū)別的 多處理器系統(tǒng)簡稱多機(jī)系統(tǒng)。從概念上來說，多機(jī)系統(tǒng)是比并行系統(tǒng)更廣義的一個(gè)系統(tǒng)概念，即：一個(gè)并行處理系統(tǒng)一定是一個(gè)多機(jī)系統(tǒng)，但一個(gè)多機(jī)系統(tǒng)卻并不一定是一個(gè)并行處理系統(tǒng)。 并行計(jì)算機(jī)與SMP系統(tǒng)的應(yīng)用各有側(cè)重 并行計(jì)算機(jī)不僅適合于科學(xué)計(jì)算，也適合于事務(wù)處理。但系統(tǒng)只適合于事務(wù)處理。,2.8.2多

32、處理器系統(tǒng)的特點(diǎn),單機(jī)與多機(jī)系統(tǒng)的性能比較 單機(jī)與多機(jī)系統(tǒng)的性能優(yōu)劣將根據(jù)條件的不同而有所變化。 在多處理器系統(tǒng)中單靠增加CPU個(gè)數(shù)并不可能獲得線性的性能改善 如果當(dāng)前多機(jī)系統(tǒng)中的內(nèi)存與I/O帶寬足夠大，而CPU的處理能力是整個(gè)系統(tǒng)的瓶頸，則增加CPU數(shù)目將會(huì)提高系統(tǒng)的整體效率。并且，它對(duì)某些特定的應(yīng)用問題，會(huì)使性能獲得線性增長，而對(duì)一般問題，性能雖然可以得到一些提高，但不是線性增長。如果向一個(gè)內(nèi)存受限或I/O受限的系統(tǒng)中增加CPU，則不會(huì)明顯改進(jìn)多機(jī)系統(tǒng)的整體性能。這時(shí)，應(yīng)該增加I/O能力（如擴(kuò)展I/O通道、增加磁盤個(gè)數(shù)等）和內(nèi)存容量，以消除系統(tǒng)增長的瓶頸，然后再增加CPU個(gè)數(shù)，這樣才可能提

33、高多機(jī)的整體性能。,2.8.3多機(jī)系統(tǒng)的基本組成,硬件體系結(jié)構(gòu) 多處理機(jī)體系結(jié)構(gòu)從存儲(chǔ)器系統(tǒng)組成上看，可分為共享存儲(chǔ)和分布式存儲(chǔ)兩種結(jié)構(gòu)類型。它們的應(yīng)用范圍各有所側(cè)重，共享存儲(chǔ)結(jié)構(gòu)主要解決通信網(wǎng)絡(luò)帶寬、Cache一致性與處理機(jī)之間相互中斷等方面的技術(shù)，而分布式存儲(chǔ)結(jié)構(gòu)主要解決通信帶寬以及快速的消息傳遞機(jī)制。 系統(tǒng)軟件組成 就軟件的層次結(jié)構(gòu)而言，多機(jī)系統(tǒng)與傳統(tǒng)單機(jī)系統(tǒng)完全類似，都包括了操作系統(tǒng)核心、底層函數(shù)庫、實(shí)用程序、語言編程環(huán)境、圖形用戶界面、應(yīng)用系統(tǒng)支撐環(huán)境與應(yīng)用程序等幾個(gè)部分。,2.9嵌入式計(jì)算機(jī)系統(tǒng)的應(yīng)用與發(fā)展,嵌入式計(jì)算機(jī)系統(tǒng)的應(yīng)用已非常普遍，并成為計(jì)算機(jī)的一種重要應(yīng)用方式。 2.9

34、.1 嵌入式計(jì)算機(jī)系統(tǒng)概述 嵌入式計(jì)算機(jī)系統(tǒng)簡稱為嵌入式系統(tǒng)（embedded system），它實(shí)際上是計(jì)算機(jī)系統(tǒng)的一個(gè)專門應(yīng)用領(lǐng)域。 1.嵌入式系統(tǒng)的組成 嵌入式系統(tǒng)由嵌入式處理器、嵌入式外設(shè)、嵌入式操作系統(tǒng)和嵌入式應(yīng)用系統(tǒng)4部分組成。 1）嵌入式處理器 嵌入式處理器和通用處理器有著相同的基本組成與工作原理，其最大的區(qū)別在于它的專用性特點(diǎn)。 嵌入式處理器主要有4類：嵌入式微處理器EMPU（embedded micro processor unit）、嵌入式微控制器EMCU（embedded micro controller unit）、嵌入式DSP處理器（embedded digital

35、signal processor）和嵌入式片上系統(tǒng)ESOC（embedded system on chip）。,2.9.1嵌入式計(jì)算機(jī)系統(tǒng)概述,2）嵌入式外設(shè) 嵌入式外設(shè)是指除嵌入式處理器以外用于完成存儲(chǔ)、通信、保護(hù)、測試、顯示等功能的其他部件。它們可分為3類：一是存儲(chǔ)器類型，如RAM、SRAM、DRAM、ROM、EPROM、EEPROM與FLASH等；二是接口類型，如RS-232串口、IRDA（紅外線接口）、SPI（串行外設(shè)接口）、USB（通用串行接口）、Ethernet（以太接口）和普通接口；三是顯示類型，如CRT、LCD和觸摸屏等。 3）嵌入式操作系統(tǒng) 在大型嵌入式應(yīng)用中，嵌入式操作系統(tǒng)

36、類似于通用PC操作系統(tǒng)具有復(fù)雜的功能，以便能完成諸如存儲(chǔ)器管理、中斷處理、任務(wù)間通信和定時(shí)以及多任務(wù)處理等功能。 4）嵌入式應(yīng)用系統(tǒng) 嵌入式應(yīng)用系統(tǒng)是基于本系統(tǒng)的硬件平臺(tái)特點(diǎn)并結(jié)合其應(yīng)用需要而開發(fā)的專用計(jì)算機(jī)軟件。有些大型應(yīng)用系統(tǒng)需要嵌入式操作系統(tǒng)的支持。,2嵌入式系統(tǒng)的特點(diǎn),嵌入式系統(tǒng)是針對(duì)特定應(yīng)用領(lǐng)域需要而開發(fā)的應(yīng)用系統(tǒng)，所以它有著不同于通用型計(jì)算機(jī)系統(tǒng)的一些特點(diǎn)。 （1）嵌入式系統(tǒng)是一個(gè)將計(jì)算機(jī)技術(shù)、半導(dǎo)體技術(shù)與電子技術(shù)緊密結(jié)合起來的技術(shù)密集、高度分散、不斷創(chuàng)新的集成系統(tǒng)，它需要資金、技術(shù)與人才的大力支持。 （2）嵌入式系統(tǒng)通常是面向特定應(yīng)用領(lǐng)域開發(fā)的，一般要求系統(tǒng)體積小、能耗低、成本低

37、、專業(yè)化程度高。 （3）嵌入式系統(tǒng)必須緊密結(jié)合專門應(yīng)用的需求，其系統(tǒng)升級(jí)也應(yīng)同具體產(chǎn)品的換代同步更新。一般應(yīng)保持系統(tǒng)有較長的生命周期。 （4）為了系統(tǒng)的高效與可靠運(yùn)行，嵌入式系統(tǒng)軟件一般都固化在內(nèi)存或處理器芯片內(nèi)部，而不是存儲(chǔ)在外存載體中。 （5）嵌入式系統(tǒng)本身不具備自舉開發(fā)能力，系統(tǒng)設(shè)計(jì)完成后，通常不能任意修改程序，而必須有一套專用開發(fā)工具和環(huán)境才能進(jìn)行再開發(fā)。,2.9.2嵌入式計(jì)算機(jī)體系結(jié)構(gòu)的發(fā)展,計(jì)算機(jī)的體系結(jié)構(gòu)是隨著芯片集成度的提高而發(fā)展的。提高芯片集成度有3個(gè)途徑：一是縮小晶體管的特征尺寸；二是擴(kuò)大芯片面積，或者研制多維（如三維或四維）芯片；三是研究并設(shè)計(jì)規(guī)則的芯片體系結(jié)構(gòu)。 芯片的

38、制造技術(shù)，正在從微電子技術(shù)進(jìn)入鈉米技術(shù)時(shí)代。在最近幾年內(nèi)，計(jì)算機(jī)的體系結(jié)構(gòu)將仍然主要是傳統(tǒng)計(jì)算的MPP體系結(jié)構(gòu)；但是到2010年以后，計(jì)算機(jī)的體系結(jié)構(gòu)將逐步向自主計(jì)算的MPP體系結(jié)構(gòu)轉(zhuǎn)化；而再過若干年之后，計(jì)算機(jī)的體系結(jié)構(gòu)將進(jìn)一步向自然計(jì)算的MPP體系結(jié)構(gòu)發(fā)展，例如仿生計(jì)算的體系結(jié)構(gòu)。 目前計(jì)算機(jī)體系結(jié)構(gòu)主要有3種基本類型。其中，第1種類型是SIMD體系結(jié)構(gòu)。第2種類型是基于數(shù)據(jù)流計(jì)算的MPP體系結(jié)構(gòu)，它的處理部件不是處理器，而是ASIC電路。沒有指令流，而是數(shù)據(jù)流。第3種類型是基于指令流計(jì)算的MPP體系結(jié)構(gòu)。,2.9.3自主計(jì)算的MPP體系結(jié)構(gòu),自主計(jì)算涉及到細(xì)胞元計(jì)算、模糊計(jì)算、神經(jīng)元計(jì)算

39、與進(jìn)化計(jì)算等領(lǐng)域。其中，模糊計(jì)算是將現(xiàn)在的確定計(jì)算擴(kuò)展到了不確定的計(jì)算范疇。 關(guān)于細(xì)胞元計(jì)算體系結(jié)構(gòu)，人們正在試圖通過只有局部的細(xì)胞元體系結(jié)構(gòu)，來克服納米技術(shù)帶來的實(shí)現(xiàn)難點(diǎn)。,2.9.4自然計(jì)算的MPP體系結(jié)構(gòu),自然計(jì)算的MPP體系結(jié)構(gòu)是未來嵌入式系統(tǒng)結(jié)構(gòu)的發(fā)展方向。預(yù)計(jì)在2010年以后，將逐步向10ns到1ns納電子時(shí)代邁進(jìn)。自然計(jì)算除了自主計(jì)算之外，還包括化學(xué)計(jì)算（DNA Computing）與量子計(jì)算（Quantum Computing）等領(lǐng)域。 實(shí)現(xiàn)自然計(jì)算的MPP體系結(jié)構(gòu)有著誘人的前景，但其技術(shù)難度也有待于突破。,本章小結(jié),微處理器的設(shè)計(jì)有CISC與RISC兩種基本架構(gòu)。深入理解16位微處理器8086的內(nèi)部結(jié)構(gòu)及其工作原理，是掌握微機(jī)工作原理的基礎(chǔ)和關(guān)鍵。Intel系列高檔微處理器內(nèi)部的復(fù)雜結(jié)構(gòu)及其工作原理，都是在8086CPU的結(jié)構(gòu)基礎(chǔ)上逐步分解結(jié)構(gòu)和細(xì)化流水線操作而發(fā)展起來的。透徹地掌握8086CPU的基礎(chǔ)，將有利于理解高檔微處理器的