全國(guó)名校計(jì)算機(jī)組成原理考研真題匯編

目錄

1.北京科技大學(xué)計(jì)算機(jī)組成原理考研真題

2013年北京科技大學(xué)869計(jì)算機(jī)組成原理考研真題

2014年北京科技大學(xué)869計(jì)算機(jī)組成原理考研真題

2.廣東工業(yè)大學(xué)計(jì)算機(jī)組成原理考研真題

2016年廣東工業(yè)大學(xué)832計(jì)算機(jī)組成原理考研真題

2017年廣東工業(yè)大學(xué)832計(jì)算機(jī)組成原理考研真題

2018年廣東ZDIE大學(xué)832計(jì)算機(jī)組成原理考研真題

3.杭州電子科技大學(xué)組成原理考研真題

2015年杭州電子科技大學(xué)鼬原理考研真題

2016鈉州電子科技大學(xué)組成原理考研真題

2017年杭州電子科技大學(xué)組成原理考研真題

4.江蘇大學(xué)計(jì)算機(jī)組成原理考研樣題

2015年江蘇大學(xué)850計(jì)算機(jī)組成原理考研樣題

2016年江蘇大學(xué)850計(jì)算機(jī)組成原理考研樣題

2017年江蘇大學(xué)850計(jì)算機(jī)組成原理考研樣題

5.沈陽(yáng)工業(yè)大學(xué)計(jì)算機(jī)組成原理考研真題

2013年沈陽(yáng)工業(yè)大學(xué)838計(jì)算機(jī)組成原理考研真題

2014年沈陽(yáng)工業(yè)大學(xué)838計(jì)算機(jī)組成原理考研真題

2015年沈陽(yáng)工業(yè)大學(xué)838計(jì)算機(jī)組成原理考研真題

6.其他院校計(jì)算機(jī)組成原理考研真題

2015年華僑大學(xué)848計(jì)算機(jī)組成原理考研真題

1.北京科技大學(xué)計(jì)算機(jī)組成原理考研真題

2013年北京科技大學(xué)869計(jì)算機(jī)組成原理考研真題

北京科技大學(xué)

2013年碩士學(xué)位研究生入學(xué)考試試題

試題編號(hào)：869試題名稱：計(jì)算機(jī)組成原理(共9頁(yè))

適用專業(yè)：計(jì)算機(jī)科學(xué)與技術(shù)、軟件工程、計(jì)算機(jī)技術(shù)(專業(yè)學(xué)位)、

軟件工程(專業(yè)學(xué)位)

說(shuō)明：所有答案必須寫(xiě)在答題紙上，做在試題或草稿紙上無(wú)效.

一、選擇(滿分20分，每題1分)

1.計(jì)算.機(jī)中采用補(bǔ)碼運(yùn)算的目的是為了()

(A)與手工運(yùn)算方式保持?致

(B)提高運(yùn)算速度

(0簡(jiǎn)化計(jì)算機(jī)的設(shè)計(jì)

(D)提高運(yùn)算的精度

2.下列敘述中，不正確的是()

(A)串行加法器位數(shù)越多加法時(shí)間越長(zhǎng)

(B)超前進(jìn)位加法器位數(shù)越多高位電路越攵雜

(0串行加法器比超前進(jìn)位加法器的加法時(shí)間長(zhǎng)的原因是串行加法器進(jìn)位

串行傳遞

(D)串行加法器比超前進(jìn)位加法器的加法時(shí)間長(zhǎng)的原因是串行加法器位

電路復(fù)雜

3.IEEE754的浮點(diǎn)數(shù)C1E00000,.代表的真實(shí)數(shù)值是()

(A)-7.0(B)-28.0

(C)-14.0(D)14.0

4.關(guān)于海明校驗(yàn)碼的說(shuō)法中，正確的是()

(A)只能檢測(cè)出?位出錯(cuò)

(B)能檢測(cè)出兩位同時(shí)出錯(cuò)

(C)不能指出哪一位出錯(cuò)

(D)能糾正兩位錯(cuò)誤

5.以下幾種存儲(chǔ)器中，存取速度最快的是()

(A)Cache(B)寄存器

(r\rh左在

w/riFT

6.關(guān)于DRAM刷新的說(shuō)法中，錯(cuò)誤的是()

(A)刷新是通過(guò)對(duì)存儲(chǔ)單元進(jìn)行“讀但不輸出數(shù)據(jù)”的操作來(lái)實(shí)現(xiàn)的

(B)刷新時(shí)指對(duì)DRAM中的存儲(chǔ)電容重新充電

(0由于DRAM內(nèi)部設(shè)有專門(mén)的刷新電路，所以訪存期間允許刷新

(D)刷新是按行進(jìn)行的

7.在程序的執(zhí)行過(guò)程中，Cache與主存的地址映射是由()

(A)操作系統(tǒng)來(lái)管理的

(B)硬件自動(dòng)完成的

(0硬件和軟件共同完成的

(D)編譯器和程序員調(diào)度的

8.當(dāng)訪問(wèn)Cache系統(tǒng)失效時(shí)，通常不僅主存向CPU傳送信息，同時(shí)還需要將信息

寫(xiě)入Cache,在此過(guò)程中傳送和寫(xiě)入的信息數(shù)據(jù)寬度各為()

(A)字，塊(B)字，字

(0塊，頁(yè)(D)塊，塊

9.關(guān)于Cache的說(shuō)法中，正確的是()

(A)Cache的容量與主存容量的差距越大越好

(B)采用直接映像時(shí)，Cache無(wú)需考慮替換問(wèn)題

(0采用直接映像時(shí)，一般用最近最少使用替換算法

(D)如果采用最優(yōu)替換算法,則Cache的命中率可達(dá)到100$

10.存儲(chǔ)中，信息按對(duì)齊方式存儲(chǔ)(整數(shù)邊界方式存儲(chǔ))的含義是()

(A)信息的字節(jié)長(zhǎng)度必須是整數(shù)

(B)信息單元的字節(jié)長(zhǎng)度必須是整數(shù)

(。信息單元的存儲(chǔ)地址必須是整數(shù)

(D)信息單元的存儲(chǔ)地址是其節(jié)長(zhǎng)度的整數(shù)倍

11.虛擬存儲(chǔ)器中關(guān)于頁(yè)表、快表和慢表敘述中正確的是()

(A)快表與慢表都存儲(chǔ)在主存中，但快表比慢表容量小

(B)快表采用了優(yōu)化搜索算法，因此肯找速度快

(0快表采用高速存儲(chǔ)器件組成，按查找內(nèi)容訪問(wèn)，因此比慢表查找速度

快

(D)快表比慢表命中率高，可以得到更多的搜索結(jié)果

12.虛擬存儲(chǔ)器不能解決的問(wèn)題是()

(A)存儲(chǔ)系統(tǒng)成本高

(B)編程空間受限

(0訪問(wèn)速度慢

(D)程序空間到物理空間的轉(zhuǎn)換

13.若指令中地址碼給出的是操作數(shù)有效地址，這種尋址方式為()

(A)立即尋址

(B)直接尋址

(C)間接尋址

(D)相對(duì)尋址

14.計(jì)算機(jī)指令中要用到的操作數(shù)一般可來(lái)自()部件

(A)通用寄存器

(B)內(nèi)存存儲(chǔ)單元

(0外設(shè)接口中的寄存器

(D)以上三種均可以

15.CPU功能不包括()

(A)執(zhí)行指令

(B)執(zhí)行子程序調(diào)用

(C)執(zhí)行DMA操作

(D)檢測(cè)并響應(yīng)中斷

16.在計(jì)算機(jī)中，存放微指令的控制存儲(chǔ)器隸屬于()

(A)外存(B)高速緩存

(0內(nèi)存(D)CPU

17.在一個(gè)微指令周期中()

(A)只能執(zhí)行一個(gè)微操作

(B)能順序執(zhí)行多個(gè)微操作

(0能并行執(zhí)行多個(gè)互斥微操作

(D)能并行執(zhí)行多個(gè)相容微操作

18.下列說(shuō)法正確的是()

(A)取指周期一定等于機(jī)器周期

(B)指令字長(zhǎng)等于存儲(chǔ)字長(zhǎng)的前提下，取指周期等于機(jī)器周期

(C)指令字長(zhǎng)等于機(jī)器字長(zhǎng)的前提下，取指周期等于機(jī)器周期

(D)取指周期與機(jī)器周期沒(méi)有必然的聯(lián)系

19.采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要占用一個(gè)()

(A)指令周期

(B)中斷周期

(0存儲(chǔ)周期

(D)節(jié)拍周期

20.對(duì)于單重中斷處理過(guò)程，說(shuō)法不正確的是()

(A)中斷請(qǐng)求是中斷源發(fā)出并送給CPU的控制信號(hào)

(B)CPU在每個(gè)機(jī)器周期后要檢查是否有中斷請(qǐng)求

(C并rh際星為了CPI；能用應(yīng)腐在侑iti斷愛(ài)

?I?xj5jiwise、

（D）在進(jìn)入中斷設(shè)備服務(wù)程序之前不需要開(kāi)中斷

二、填空（滿分40分，每題2分）

1.某機(jī)器字長(zhǎng)32位，其中一位符號(hào)位，定點(diǎn)小數(shù)補(bǔ)碼最大數(shù)最小

數(shù)為_(kāi)______

2.若定點(diǎn)整數(shù)64位，含?位符號(hào)位，補(bǔ)碼表示，則所能表示的絕對(duì)值最大的負(fù)

數(shù)為_(kāi)_____

3.小端次序的機(jī)器上，四字節(jié)數(shù)據(jù)12345678H按字節(jié)地址由小到大的存儲(chǔ)序列為

4某存儲(chǔ)系統(tǒng)中,主存容量是Cache容量的1024倍，Cache被分為8個(gè)塊，當(dāng)

主存地址和Cache地址采用直接映像方式時(shí),地址映射表的大小為（假

設(shè)不考慮一致維護(hù)位）

5.一個(gè)帶有Cache的計(jì)算機(jī)系統(tǒng)中，Cache的容量為256KB,主存的容量為

1024MB,則Cache-主存層次的等效容量為

6.在頁(yè)面尺寸為4KB的頁(yè)式存儲(chǔ)管理中,頁(yè)表中的內(nèi)容依次是的5,6、8、7、

11,則物理地址32773對(duì)應(yīng)的邏輯地址為

7.設(shè)相對(duì)尋址的轉(zhuǎn)移指令占兩個(gè)字節(jié)第一字節(jié)是操作碼,第二字節(jié)是用補(bǔ)碼表示

的相對(duì)位移量,若轉(zhuǎn)移指令地址為2008H,要求轉(zhuǎn)移到2002H,則該轉(zhuǎn)移指令

第二字節(jié)內(nèi)容為

8.?個(gè)五級(jí)流水線處理器,連續(xù)向此流水線輸入100條指令,如不考慮沖突情況,

在第78個(gè)時(shí)鐘周期結(jié)束時(shí)，共執(zhí)行完的指令條數(shù)為條

9.設(shè)指令字長(zhǎng)16位，采用擴(kuò)展操作碼，操作數(shù)地址需4位，該指令系統(tǒng)已有三

地址指令X條，二地址指令Y條，無(wú)零地址指令，則一地址指令最多

10.假設(shè)某計(jì)算機(jī)共有256個(gè)微命令，如果采用字段直接編碼法，若4位為一個(gè)

段，共需段，操作控制字段需位

11.提高加法器運(yùn)算速度的關(guān)健是_________________________________

12.減法可以和加法使用同一部件的關(guān)鍵是

13.在指令格式設(shè)計(jì)中，采用擴(kuò)展操作碼技術(shù)的目的是:

M.在浮點(diǎn)數(shù)表示方法中，階碼表示，階碼位數(shù)越多，

該浮點(diǎn)數(shù)表示的越大。

15.采用數(shù)據(jù)校驗(yàn)碼的目的是,

16.常用的數(shù)據(jù)校驗(yàn)碼有奇偶校驗(yàn)碼、和

17.影響流水線性能的主要因素有__________________________________

18.中斷響應(yīng)過(guò)程中，保護(hù)程序計(jì)數(shù)器PC的作用是

19.構(gòu)成控制信號(hào)序列的最小單位是

20.在機(jī)器碼中，零的表示唯一的碼是和

三、簡(jiǎn)答題（滿分30分，每題6分）

1.溢出檢測(cè)是處理器設(shè)計(jì)必須考慮的問(wèn)題，請(qǐng)簡(jiǎn)述加/減法運(yùn)算器的溢出檢測(cè)方

法，并給出示意電路圖。

2.簡(jiǎn)述加法運(yùn)算淵中快速進(jìn)位鏈的作用及其實(shí)現(xiàn)原理

3.簡(jiǎn)述局部性原理，并給出一個(gè)程序執(zhí)行中符合某種局部性原理的例子.

4.簡(jiǎn)述層次存儲(chǔ)系統(tǒng)中快表的組成及作用

5.筒述中斷解蔽字的作用

四、綜合題（共40分）

1.已知X=-0.0110001X2",Y=0.1100110X2（此處數(shù)均為二進(jìn)制）.浮

點(diǎn)數(shù)階碼用4位移碼，尾數(shù)用8位補(bǔ)碼表示（含符號(hào)位）（8分）

（1）寫(xiě)出X,Y的浮點(diǎn)數(shù)表示（要求格式：數(shù)符階碼尾數(shù)）

（2）計(jì)算X+Y要求給出運(yùn)算過(guò)程（舍入采用0舍1入法），并判斷是否

溢出

2,請(qǐng)寫(xiě)出“1位Booth乘法"6x7=42的詳細(xì)執(zhí)行過(guò)程。其中乘法器寬度為

4位，要求按照：執(zhí)行周期、被乘數(shù)、部分積格式寫(xiě)出執(zhí)行過(guò)程;并畫(huà)出電路示

意圖（8分）

3.有一個(gè)全相聯(lián)Cache系統(tǒng)，Cache由4個(gè)塊構(gòu)成，CPU送出的主存地址流序

列為:2,12,9,12,2,8,7,5分別給出先進(jìn)先出替換算法和最近最少使用

替換算法的相應(yīng)地址分配和操作。（8分）

訪問(wèn)序列I2345678

訪問(wèn)序列12345678

4.設(shè)有一臺(tái)計(jì)算機(jī)，其指令長(zhǎng)度為16位，指令格式如卜?:

1S111087540

OPRMD

該指令的功能是（R）-（R）OP（M/D）

其中OP為操作碼，占5位；第一操作數(shù)R為寄存器直接尋址，第二操作數(shù)由

”和D共同決定尋址方式（Y為尋址方式，D為形式地址）旦規(guī)定如下：

M=OOO,為立即尋址,D為立即數(shù)：

M=OOI,為相對(duì)尋址,D為位移量;

M=OIO,為基址J址，D為位移量：

M=O1I,為寄存隅間接尋址，D為寄存器號(hào)：

假定要執(zhí)行的指令為加法指令（ADD）,存放在002000單元中，D的值為02,

該指令執(zhí)行前存儲(chǔ)器內(nèi)容如圖1所示；通用寄存器組、變址寄存器和基址寄存器

內(nèi)容如圖2所示。問(wèn)：當(dāng)M分別為以下幾種情況時(shí)，該指令執(zhí)行后，結(jié)果是什么？

（要求寫(xiě)出計(jì)算過(guò)程）（8分）

（1）當(dāng)M=000時(shí)，結(jié)果是什么？放在哪個(gè)寄存器中？

（2）當(dāng)\1=001時(shí)，結(jié)果是什么？放在哪個(gè)寄存器中？

（3）當(dāng)V=OIO時(shí)，結(jié)果是什么？放在哪個(gè)寄存器中？

（1）當(dāng)M=0ll時(shí)，結(jié)果是什么？放在哪個(gè)寄存器中？

內(nèi)存她址

15II1087540

OPRMD

002000ADD00102

002002001050

002004001150

002006001250

*

004002002006

004004002016

圖I存儲(chǔ)器內(nèi)容

通用寄存器組

變址寄存器

002006

基址寄存2s

|002004|

圖2寄存器內(nèi)容

5.用增量方式和斷定方式結(jié)合法為卜.圖所示的微指令序列安排微地址。(8分)

要求：

(1)給出微指令格式并指出微地址至少多少位？

(2)給出轉(zhuǎn)移控制條件定義

(3)給出具體微指令的微地址安排

五、設(shè)計(jì)題（共20分）

某計(jì)。機(jī)機(jī)器字長(zhǎng)為8位，系統(tǒng)通用寄存器2個(gè)?指令采用變長(zhǎng)指令格式，指令

長(zhǎng)為1、2字（8、16位），其中第?字為操作碼和？址特征，第二字為立即數(shù)（1廊）

或偏移盤(pán)，指令第字的位1為指令長(zhǎng)度標(biāo)識(shí)，位1內(nèi)容為0表示單字長(zhǎng)指令,

位I內(nèi)容為1表示雙字長(zhǎng)指令（如圖I所示）.

743210

單字指令I(lǐng)0P[II。1~I

雙多指令OPIIIII

士中4tor內(nèi)存地址

圖1指令格式一指令長(zhǎng)度

現(xiàn)有二操作數(shù)指令三條，操作數(shù)尋址定義見(jiàn)圖2.其中第2位為第一操作數(shù)，來(lái)

源「通用寄存器，內(nèi)容為0表示Ro：內(nèi)容為1表示Ri;第0,1位表示第?操

作數(shù)，J址編碼見(jiàn)及I:第3位表示H的操作數(shù)，內(nèi)容為0表示結(jié)果存在第一

操作數(shù)位置，內(nèi)容為1表示結(jié)果存在第二操作數(shù)位置.

圖2指令格式一操作數(shù)定義

表I尋址方式編碼

4M字段(till.0)尋址才人及所用寺43

00Rc寄存X尋址

01R序存器尋址

10立即尋址

11直接尋址

系統(tǒng)部分?jǐn)?shù)據(jù)通路結(jié)構(gòu)如圖3所示，在圖3中所用控制信號(hào)為I時(shí)表示有效,

為0時(shí)表示無(wú)效.

圖3數(shù)據(jù)通路

現(xiàn)有三條指令:

(I)

ADD0001

請(qǐng)分別給出此三條指令的指令流程，并畫(huà)出能執(zhí)行此三條指令的控制信號(hào)狀態(tài)轉(zhuǎn)

換圖。

2014年北京科技大學(xué)869計(jì)算機(jī)組成原理考研真題

北京科技大學(xué)

2014年碩士學(xué)位研究生入學(xué)考試試題

試題編號(hào)：869試題名稱：計(jì)算機(jī)組成原理（共9頁(yè)）

適用專業(yè)：計(jì)算機(jī)科學(xué)與技術(shù)、軟件工程、計(jì)算機(jī)技術(shù)（專業(yè)學(xué)位）、

軟件工程（專業(yè)學(xué)位）

說(shuō)明：所有答案必須寫(xiě)在答題紙上，做在試題或草稿紙上無(wú)效.

一、填空（滿分40分，每題2分）

I.存儲(chǔ)程序原理是指,

它是型計(jì)算機(jī)體系結(jié)構(gòu)的核心思想.

2.設(shè)浮點(diǎn)數(shù)長(zhǎng)16位，高8位是階碼，含1位階符，低8位是尾數(shù)，含1位.數(shù)符,

階碼和尾數(shù)均用補(bǔ)碼表示，基值（底）為2,尾數(shù)為規(guī)格化、無(wú)隱藏位，機(jī)器數(shù)

為FC60H的十進(jìn)制真值是,十進(jìn)制真值11/128的規(guī)格化浮點(diǎn)編碼

是（16進(jìn)制助記形式

3.已知岡"=Xo.X]X2...Xn，則1X]產(chǎn).

4.設(shè)機(jī)器數(shù)長(zhǎng)8位，定點(diǎn)小數(shù)，最高位是符號(hào)位，23的原碼是，

128----------

-35的補(bǔ)碼是________?

64

5.若浮點(diǎn)數(shù)格式中階碼的底一定，且尾數(shù)采用規(guī)格化表示法，則浮點(diǎn)數(shù)的表示

范圍取決于的位數(shù)，而精度取決于的位數(shù)。

6.半導(dǎo)體隨機(jī)讀寫(xiě)存儲(chǔ)器包括和,前者的速度比后者快，

但集成度不如后者高。

7.存儲(chǔ)系統(tǒng)中，CPU能直接訪問(wèn)和,但不能直接訪問(wèn)

磁盤(pán)和光盤(pán)。

8.設(shè)主存儲(chǔ)器容量為64Kx32位，則CPU中用做主存接口的寄存器MAR的位

數(shù)是,MBR的位數(shù)是o

9.中斷周期前的CPU工作周期是，中斷周期后的CPU工作周期

是。

10.移碼表示法主要用于表示,以利于在加減運(yùn)算的操

作中比較大小。

II.某機(jī)指令字長(zhǎng)24位，定長(zhǎng)操作碼，共能完成129種操作，采用單地址格式

可直接尋址的范闈是,采用二地址格式指令，可直接尋址范圍是

12.用74181和74182組成64位多重進(jìn)位運(yùn)算器，則需片74181

和片74182.

13.寄存器間接尋址方式中，操作數(shù)存放在,寄存器中存放的

是o

14.CPU從取出一條指令并執(zhí)行這條指令的時(shí)間稱為=

15.微程序中的微指令是指?

16.當(dāng)前正在執(zhí)行的指令保存在CPU的寄存器中，運(yùn)算結(jié)果

如溢出、為負(fù)、為零等狀態(tài)標(biāo)志保存在CPU的寄存器中。

17.設(shè)相對(duì)尋址的轉(zhuǎn)移指令占兩個(gè)字節(jié),第一字節(jié)是操作碼，第二字節(jié)是用補(bǔ)碼

表示的相對(duì)位移地，若轉(zhuǎn)移指令地址為200aH,要求轉(zhuǎn)移到2002H,則該轉(zhuǎn)移

指令第二字節(jié)內(nèi)容為O

18.為運(yùn)算器構(gòu)造的簡(jiǎn)單性，運(yùn)舞方法中常采用加減法、乘除法或

補(bǔ)碼乘除法。

19.組合邏軾控制器的基本思想是：某一微操作控制信號(hào)是譯碼輸出，

信號(hào)和各種狀態(tài)信號(hào)的邏輯函數(shù)。

20.組合邏輯控制器所采用的三級(jí)時(shí)序是指、和脈沖等三

級(jí)。

二、選擇(滿分30分，每題1分)

I.一個(gè)8位的二進(jìn)制整數(shù)，若采用補(bǔ)碼表示，且由3個(gè)T”和5個(gè)P”組成，則

最小值為.

A.-127B.-32C.-125D.-3

2.下列數(shù)中最大的數(shù)是。

A.(10011001)2B.(227)8C.(98)t6D.(152)1。

3.若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是。

A.階符與數(shù)符相同為規(guī)格化數(shù)

B.階符與數(shù)符相異為規(guī)格化數(shù)

C.數(shù)符與尾數(shù)小數(shù)點(diǎn)后第—位數(shù)字相異為規(guī)格化數(shù)

D.數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)

4.假定下列字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼

是o

A.11001011B.11010110C.11001001D.11000001

5.計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)方式是為了.

A.減少主機(jī)箱的體積

B.解決容量、速度、價(jià)格三者之間的矛盾

C.存儲(chǔ)大量數(shù)據(jù)方便

D.操作方便

6,下面所述不正確的是。

A.RAM可隨機(jī)存取信息，掉電后信息丟失

B.訪問(wèn)RAM時(shí)，訪問(wèn)時(shí)間與單元的物理位置無(wú)關(guān)

C.內(nèi)存中存儲(chǔ)的信息均是不可改變的

D.隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器可統(tǒng)?編址

7.某計(jì)算機(jī)字長(zhǎng)32位，存儲(chǔ)容量為4MB,若按半字編址，它的尋址范圍是.

A.4MB.3MC.2MD.IM

8.在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算?般通過(guò)來(lái)實(shí)現(xiàn)。

A,原碼運(yùn)算的二進(jìn)制減法器B.補(bǔ)碼運(yùn)算的二進(jìn)制減法器

C.補(bǔ)碼運(yùn)算的十進(jìn)制加法器D.補(bǔ)碼運(yùn)第的二進(jìn)制加法器

9.在向下生成的堆棧中，如果入棧指令PUSHX的操作定義為：SP-(SP)+1,

M(SP)-M(X),則出棧指令POPX應(yīng)定義為o

A.SP—(SP)-I,M(X)-M(SP)B.SP-(SP>H,M(X)-M(SP)

C.M(X)-M(SP),SP-(SP)/D.M(X)—M(SP),SP-(SP)+I

10.以下四種類(lèi)型指令中，執(zhí)行時(shí)間最長(zhǎng)的是。

A.RR型B.RS型

c.ss型D.SR型

11.微程序控制器中，機(jī)器指令與微指令的關(guān)系是?

A.每一條機(jī)器指令由一條微指令來(lái)執(zhí)行

B.每?條機(jī)器指令由?一段微指令編寫(xiě)的微程序來(lái)解釋執(zhí)行

C.每一條機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行

D.一條微指令由若干條機(jī)器指令組成

12.從控制存儲(chǔ)器中讀取一條微指令并執(zhí)行相應(yīng)操作的時(shí)間叫

A.CPU周期B.微周期

C.時(shí)鐘周期D.機(jī)器周期

13.掛接在總線上的多個(gè)部件。

A.只能分時(shí)向總線發(fā)送數(shù)據(jù)，并只能分時(shí)從總線接收數(shù)據(jù)

B.只能分時(shí)向總線發(fā)送數(shù)據(jù)，但可同時(shí)從總線接收數(shù)據(jù)

C.可同時(shí)向總線發(fā)送數(shù)據(jù)，并同時(shí)從總線接收數(shù)據(jù)

D.可同時(shí)向總線發(fā)送數(shù)據(jù)，但只能分時(shí)從總線接收數(shù)據(jù)

14.單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外,

另一個(gè)常需采用。

A.堆棧尋址方式B.立即尋址方式

C.隱含尋址方式D.間接尋址方式

15.同步控制是o

A.只適用于CPU控制的方式

B.只適用于外圍設(shè)備控制的方式

C.由統(tǒng)一時(shí)序信號(hào)控制的方式

D.所有指令執(zhí)行時(shí)間都相同的方式

16.為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用.

A.通用寄存器B.堆棧C.存儲(chǔ)器D.外存

17.下面浮點(diǎn)運(yùn)算器的描述中正確的句子是：.

A.尾數(shù)部件只進(jìn)行乘法和除法運(yùn)算

B.階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算

C.階碼^件只講行階碼相加、相寂和比較操作

D.尾數(shù)部件只進(jìn)行乘法和減法運(yùn)算

18.在定點(diǎn)數(shù)運(yùn)算中產(chǎn)生溢出的原因是。

A.運(yùn)算過(guò)程中最高位產(chǎn)生了進(jìn)位或借位

B.參加運(yùn)算的操作數(shù)超出了機(jī)器表示的范圍

C.寄存器的位數(shù)太少，不得不舍棄最低有效位

D.運(yùn)算的結(jié)果超出了機(jī)器的表示范圍

19.在浮點(diǎn)數(shù)加減法的對(duì)階過(guò)程中，。

A.將被加（減）數(shù)的階碼向加（減）數(shù)的階碼看齊

B.將加（減）數(shù)的階碼向被加（減）數(shù)的階碼看齊

C.將較大的階碼向較小的階碼看齊

D.將較小的階碼向較大的階碼看齊

20.四片74181和1片74812器件相配合，具有如下進(jìn)位傳遞功能。

A.串行進(jìn)位B.組內(nèi)先行進(jìn)位，組間先行進(jìn)位

C.組內(nèi)先行進(jìn)位，組間串行進(jìn)位D.組內(nèi)串行進(jìn)位，組間先行進(jìn)位

21.指令系統(tǒng)采用不同尋址方式的目的是o

A.實(shí)現(xiàn)存貯程序和程序控制。

B.縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性。

C.可直接訪問(wèn)外存。

D.提供擴(kuò)展操作碼的可能并降低指令譯碼的難度。

22.系統(tǒng)總線地址的功能是.

A.選擇主存單元地址

B.選擇進(jìn)行信息傳輸?shù)脑O(shè)備

C.選擇外存地址

D.指定主存和I/O設(shè)備接口電路的地址

23.算術(shù)右移指令執(zhí)行的操作是.

A.符號(hào)位填0,并順次右移1位，最低位移至進(jìn)位標(biāo)志位

B.符號(hào)位不變，并順次右移I位，最低位移至進(jìn)位標(biāo)志位

C.進(jìn)位標(biāo)志位移至符號(hào)位，順次右移I位，最低位移至進(jìn)位標(biāo)志位

D.符號(hào)位埴1,并順次右移1位，最低位移至進(jìn)位標(biāo)志位

24.某寄存器中的值有時(shí)是地址，因此只有計(jì)算機(jī)的才能識(shí)別它。

A.譯碼器B,判斷程序C.指令D.時(shí)序信號(hào)

25.在虛擬存貯器中，當(dāng)程序正在執(zhí)行時(shí)，由完成地址映射。

A.程序員B.編譯器C.裝入程序D.操作系統(tǒng)

26.周期挪用方式常用于方式的輸入/輸出中.

A.DMAB.中斷C.程序傳送D.通道

27.至今為止，計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示的理由是.

A.節(jié)約元件B.運(yùn)算速度快

C.物理器件的性能決定D.信息處理方便

28.下列敘述中正確的是.

A.只有I/O指令可以訪問(wèn)I/O設(shè)備。

B.在統(tǒng)一編址下，不能直接訪問(wèn)I/O設(shè)備。

C.訪問(wèn)存儲(chǔ)器的指令?定不能訪問(wèn)I/O設(shè)備。

D.在具有專門(mén)I/O指令的計(jì)算機(jī)中，I/O設(shè)備才可以單獨(dú)編址。

29.在各種I/O方式中，中斷方式的特點(diǎn)是,

A.CPU與外設(shè)串行工作，傳送與主程序串行工作。

B.CPU與外設(shè)并行工作，傳送與主程序串行工作。

C.CPU與外設(shè)串行工作，傳送與主程序并行工作。

D.CPU與外設(shè)并行工作，傳送與主程序并行工作。

30.某計(jì)算機(jī)的控制器采用微程序控制方式，微指令中的操作控制字段采用分段

直接編碼法，共有26個(gè)微命令，構(gòu)成4個(gè)互斥類(lèi)，分別包含3、5、12和6個(gè)微

命令，則操作控制字段至少有位。

A.4B.12C.15D.26

三、簡(jiǎn)答題（滿分30分，每題5分）

1.什么是軟件與硬件的邏輯等效性，并舉出兩個(gè)實(shí)例。

2.畫(huà)出微程序控制器的構(gòu)成框圖，并說(shuō)明各部分的功能。

3.某四位加法器的四位進(jìn)位信號(hào)分別為C4、C3、Cz、C,,低位來(lái)的信號(hào)為G）,

請(qǐng)分別按下述兩種方式寫(xiě)出C4、C3、Cz、G的邏輯表達(dá)式。

（I）串行進(jìn)位方式（2）并行進(jìn)位方式

4.當(dāng)指令系統(tǒng)和數(shù)據(jù)通路結(jié)構(gòu)確定后，給出組合邏輯控制器的設(shè)計(jì)步驟。比較

組合邏輯控制器和微程序控制器的特點(diǎn)。

5.以打印機(jī)輸出為例說(shuō)明中斷的全過(guò)程，并比較中斷方式和DMA方式的特點(diǎn)。

6.比較Cache和虛擬存儲(chǔ)器，說(shuō)明它們的相似點(diǎn)與不同。

四、綜合題（共50分）

I.（6分）（1）定點(diǎn)補(bǔ)碼加減運(yùn)算溢出判斷的三種方法是什么？分別列出邏輯表

達(dá)式并加以說(shuō)明。

（2）已知機(jī)器字長(zhǎng)8位,x=-0.0111100,y=+0.1100100,求肉卜，t-x]#,[如卜,

卜外“x+y=?,x-y=?要求給出運(yùn)算器的計(jì)算過(guò)程,并用溢出判別方法判斷

結(jié)果是否溢出。

2.（4分）已知X=0.l010,Y7.1101,用原碼一位乘法計(jì)算X*Y=?其中寄存器、

加法器的寬度均為4位，要求寫(xiě)出詳細(xì)計(jì)算過(guò)程與說(shuō)明。

解：兇雄=〔Y]M=

[X*Y]?=X*Y=

實(shí)現(xiàn)的具體過(guò)程：

C（進(jìn)位P（部分積Y（除數(shù)

說(shuō)明

觸發(fā)器）寄存器）寄存器）

3.（6分）已知X=-0.0ll0101x211,Y=0.1100100x2川（此處數(shù)均為二進(jìn)制）。

浮點(diǎn)數(shù)階碼用4位移碼，尾數(shù)用8位補(bǔ)碼表示（含符號(hào)位），

（1）寫(xiě)出X,Y的浮點(diǎn)數(shù)表示（要求格式：數(shù)符階碼尾數(shù)）。

（2）計(jì)算X+Y,要求給出運(yùn)算過(guò)程（舍入采用0舍1入法）。

（3）如何判斷浮點(diǎn)補(bǔ)碼加減運(yùn)算是否溢出?并說(shuō)明發(fā)生溢出時(shí)如何處理？并判斷

上述運(yùn)算結(jié)果是否溢出。

4.（7分）有一個(gè)全相聯(lián)Cache系統(tǒng),Cache由8個(gè)塊構(gòu)成，CPU送出的主存地

批流序列分別為：14、18、14、18、8、4、8、10.求

（I）每次訪問(wèn)后，Cache的地址分配情況。

（2）當(dāng)Cache的容量換成4個(gè)塊,地址流為6、15、6、13、11、10、8、7時(shí)，

求采用先進(jìn)先出替換算法的相應(yīng)地址分配和操作。

5.（3分）設(shè)指令字長(zhǎng)為16位，每個(gè)操作數(shù)的地址碼為6位，指令有零地址、一地

址、二地址3種格式。

（I）設(shè)指令系統(tǒng)的操作碼長(zhǎng)度和位置固定，若零地址指令有M種，一地址指令

有N種，則二地址指令最多有幾種？

（2）采用擴(kuò)展操作碼技術(shù)，二地址指令最多有幾種？

（3）采用擴(kuò)展操作碼技術(shù)，若二地址指令有P條，零地址指令有Q條，則一地

址指令最多有幾種？

6.（6分）設(shè)某機(jī)存儲(chǔ)字長(zhǎng)、指令字長(zhǎng)和機(jī)器字長(zhǎng)均相等，該機(jī)的指令格式如下：

538

OPMA

其中，A為形式地址，補(bǔ)碼表示（包括一位符號(hào)位）：M為尋址方式，

M=0立即尋址；

M=1直接尋址（此時(shí)A視為無(wú)符號(hào)數(shù)）；

M=2間接尋址（此時(shí)A視為無(wú)符號(hào)數(shù)）；

M=3變址尋址（A為位移量，變址寄存器為Rx）；

M=4相對(duì)尋址。

求：（1）該指令格式能定義多少種不同的操作？立即尋址操作數(shù)的范圍是多少？

（2）寫(xiě)出各種尋址方式（M=】、2、3、4）計(jì)算有效地址的表達(dá)式。

（3）當(dāng)M=l、2、4時(shí)，能訪問(wèn)的最大主存空間為多少機(jī)器字？

7.（8分）某半導(dǎo)體存儲(chǔ)器容量4Kx8位。其中固化區(qū)2Kx8位（低地址）,用依8

位的EPROM芯片組成:隨機(jī)讀寫(xiě)區(qū)2Kx8位（高地址），由2Kx4位的SRAM

芯片組成。地址總線Au-Ao,雙向數(shù)據(jù)總線DL%,芯郎控制讀寫(xiě)。試問(wèn)：

（1）數(shù)據(jù)緩沖寄存器多少位？地址寄存器多少位？

（2）二種芯片各需多少片？求每片芯片的片選邏輯式與地址分配完成下表。

（3）設(shè)計(jì)并完成該存儲(chǔ)器邏輯圖，注明芯片與地址總線、數(shù)據(jù)總線和H/力

信目絆的睬結(jié).并叱加計(jì)洗粉始.

M?r，、m?ii

芯片芯片芯片芯片片選邏輯

地址更困

編號(hào)容最地址表達(dá)式

1EPROMIKAq?AoCS產(chǎn)

2cs；=

3CS1=

%4CS4=

輯

邏

D7DD4

DJ1

RTW

址

i'.i>

A［「A)

8.(10分)某計(jì)算機(jī)的數(shù)據(jù)通路如下圖所示，其中M-主存，MBR一主存數(shù)據(jù)

寄存器，MAR一主存地址寄存器，即~取一通用寄存器，瓜一指令寄存器，PC一

程序計(jì)數(shù)器(具有自增能力)，C、D—暫存器，ALU一算術(shù)邏輯單無(wú)，移位器一

左移、右移、宜通傳送。所有雙向箭頭表示信息可以雙向傳送。

請(qǐng)按數(shù)據(jù)通路圖畫(huà)出下列指令的指令周期流程圖：

(1)MOVR|,-(R2),指令功能是(R2“fRa，((R2))fRi?

(2)ADD(R(),(Ri)+.指令功能是((Ri世(識(shí)2))一(%)，(R2)+l-R2.

2.廣東工業(yè)大學(xué)計(jì)算機(jī)組成原理考研真題

2016年廣東工業(yè)大學(xué)832計(jì)算機(jī)組成原理考研真題

廣東工業(yè)大學(xué)

2016年攻讀碩士學(xué)位嚶生入學(xué)考試試題

考試科目（代碼）名稱：（832）計(jì)算機(jī)組成原理滿分150

（考生注意：答卷封面需填寫(xiě)自己的準(zhǔn)考證編.答完后連同本試題一并交回!）

一、選擇題（30分，共15題，每題2一第'：

1計(jì)第機(jī)硬件能直接執(zhí)行的只有x'A

A、符號(hào)語(yǔ)言B、機(jī)潛語(yǔ)言C；：瓜編宿言D、高級(jí)語(yǔ)言

C,011-01111D>10101101

3浮點(diǎn)加減中的對(duì)階是______.\「

A、將較小的一個(gè)階碼調(diào)整到與較大的一個(gè)階碼相同

B、招較大的一個(gè)階碼調(diào)整到與較小的一個(gè)階碼相同

C、將被加數(shù)的階碼調(diào)整到與加數(shù)的階碼相同

D、將加數(shù)的階碼調(diào)整到與被加數(shù)的階碼相同

4存儲(chǔ)單元是指.

A,存放一個(gè)二進(jìn)刎信息位的存儲(chǔ)元

B,存放一個(gè)機(jī)器字的所有存則集合

C、存放一個(gè)字節(jié)的所有存舜比%合

D、存放兩個(gè)字節(jié)的所有方儲(chǔ)先集冶

5存儲(chǔ)周期是指_______\

A、存儲(chǔ)那的讀出時(shí)間、］:‘\

B、存儲(chǔ)攜的寫(xiě)入時(shí)間：\\

C、存儲(chǔ)器進(jìn)行連續(xù)讀和寫(xiě)操作所允許的最短時(shí)間間隔

D、存儲(chǔ)器進(jìn)行連續(xù)寫(xiě)操作所允許的,短時(shí)同間隔

6高速緩沖存儲(chǔ)器Cache一般采取\

A、隨機(jī)存取方式B、順序存取方式

C、半順序存取方式D、只讀不寫(xiě)方式，，/、

7寄存湍直接尋址方式中，操作數(shù)處在__07/

A,寄存器B、主存單元C,堆枝、’1D、程序計(jì)數(shù)那

8CPU從主存取出一條指令并執(zhí)行該指令的忖間'叫做______.

A、機(jī)器周期B、指令周期C、時(shí)鐘周期D、總線周期

9用于保存當(dāng)前正在執(zhí)行的一條指令。

A、緩沖寄存器B、地址寄存器

C、程序計(jì)數(shù)器D、指令寄存器

10在微程序控制巾，把操作控制信號(hào)編成______.

A,微指令B、微地址C、操作碼D、程序

11掛接在總線上的多個(gè)部件?

A、只能分時(shí)向總線發(fā)送數(shù)據(jù)，并只能分時(shí)從總線接收數(shù)據(jù)

B、只能分時(shí)向總線發(fā)送藪據(jù)，但可同時(shí)從總線接收數(shù)據(jù)

C、可同時(shí)向總線發(fā)送數(shù)據(jù)，,并同時(shí)從總線接收數(shù)據(jù)

D、可同時(shí)向總線發(fā)卷數(shù)據(jù)4X只能分忖從總線接收數(shù)據(jù)

12CRT的分辨率為1024X1024像素，像素的顏色數(shù)為256,則刷

新存儲(chǔ)端的容用為fX\

A、512KBB、1MB,.\\.C、256KBD、2MB

13在常用磁盤(pán)的各磁道中J，然：\

A、最外圈磁道的位密度最?。?；B、'最內(nèi)圈磁道的位密度最大

C中間磁道的位密度墳大.D、所簾磁道的位密度一樣大

14在中斷發(fā)生時(shí)，由硬件保護(hù)并更新程序讓數(shù)瑞PC,而不由軟件完

成，k要是為_(kāi)_____.

A、能進(jìn)入中斷處理程序并能正確返回原程序

B、節(jié)省內(nèi)存\二1'

C、使中斷處理程序易于編制，不易出錯(cuò)

D、提高處理機(jī)速度

15會(huì)產(chǎn)生DMA請(qǐng)求的總線部件是______.

A、任何外設(shè)B、高速外設(shè)

C、需要與主機(jī)批fit交換數(shù)據(jù)的外設(shè)D、具有DMA接口的外設(shè)

、判斷題(15分，共15題，每題1分)

1()不使用74182芯片，僅使用16片74181芯片就能構(gòu)成64

位ALU.

2()偶校驗(yàn)可檢出偶數(shù)個(gè)借。

3()靜態(tài)RAM中“靜態(tài)”聲含毋指：斷電后仍能長(zhǎng)期保存信息。

()減少指令中地址數(shù)目前水法兔：采用以寄存器為基礎(chǔ)的尋址

4

方式。

5()每條指令的第一個(gè)機(jī)督周期一定是取指周期.

6()換作控制不是CPU的.能之彳、\：\

()總線結(jié)構(gòu)不影響計(jì)算機(jī)系頻推猊系缸

7

()顯示適配器中的顯示緩沖存底器加于存應(yīng)顯示器將要向

8CPU

輸入的信息。

9()計(jì)算機(jī)系統(tǒng)與外設(shè)的信息交換**硒訪程點(diǎn)拿詢方式?

10()DMA控制常與CPU分時(shí)使用內(nèi)存各款用‘DMA”傳送方式中的

周期搬用方式。

(瀏常，磁盤(pán)存儲(chǔ)器每條磁道的存儲(chǔ)容/足不相同的。

11

12()字符能示推的字庫(kù)中存放著字形的行點(diǎn)陣信息。

13()微指令是指控制存儲(chǔ)器中的一個(gè)單元的內(nèi)容。

14()輸入輸出接口中的數(shù)據(jù)端口是一個(gè)緩沖寄存器。

15()DMA請(qǐng)求的響應(yīng)時(shí)間，必須安排在每個(gè)指令周期的末尾。

三、簡(jiǎn)答題（30分，共6題，每題5分）

1什么是指令？什么是程序？

2主存的性能指標(biāo)有哪些？說(shuō)明.其含義

3什么是內(nèi)存？什么是外存？,

4請(qǐng)說(shuō)明指令周期、機(jī)器周加心刎鐘周期之間的關(guān)系。

比較同步定時(shí)與異步定力疑現(xiàn)城點(diǎn)

5

中斷的鳧他虐療、

6比較通道、DMA、，一八5'"八

四、分析計(jì)算題（30分，共3題：）每題10分）

LiJillX=0.10111,Y=0.110U,用補(bǔ)'百4或X-Y,同時(shí)指出運(yùn)算結(jié)

1

果是否溢山.,,、一，

2設(shè)有若F片256Kx8位的RAM芯片構(gòu)成2048Kx32位的存儲(chǔ)器

（1）該存儲(chǔ)器能存儲(chǔ)多少個(gè)字節(jié)的信息?

（2）需要多少片RAM芯片？

（3）該存儲(chǔ)器需要多少字節(jié)地址位？

3某磁盤(pán)行9塊盤(pán)片，16個(gè)面記錄數(shù)據(jù),每面有256磁道，每道

16個(gè)扇區(qū)。每個(gè)扇區(qū)512個(gè)字節(jié)，計(jì)和該磁盤(pán)的總存儲(chǔ)容量.

五、設(shè)計(jì)題（45分，共3題，每題15分）

1川16KX8位的SRAM芯片構(gòu)成64Kxi6位的存儲(chǔ)器,要求畫(huà)Hl

該存儲(chǔ)涔的組成邏輯框圖.

乂

洋y

碼

A”B%

D「D.

CPU

R/W

ALA0

CSCS

16Kx8

）一以

2下圖為雙總線結(jié)構(gòu)的機(jī)器，小笈并令寄存器，PC為程序計(jì)數(shù)涔（具

。自增功能），M為主存（受R/W信號(hào)控制），AR為主存地址寄存

器，DR為數(shù)據(jù)緩沖寄存器，ALU由+、-控制信號(hào)袂定可完成何

種操作，控制信號(hào)G控制的是一個(gè)門(mén)電路.另外，線上標(biāo)注有控

制信號(hào),例如Yi表示丫寄存器的輸入控制信號(hào)，RiO為寄存器Ri

M馀H!拉制恰日一去樂(lè)堂符他終為百通線，不受控制。

iii-nninj」.“7IVIJ0小I"J…"］一

“SUBRi,(R3)”指令完成(RI)-((R3))->R】的功能操作.

用方框圖畫(huà)出其指令周期流程圖，并列出相應(yīng)的微操作控制信號(hào)

序列

(1)若顯示工作方式采用分辨率為1024X768,顏色深度為3B,

幀頻(刷新速率)為72Hz,計(jì)算刷存總帶寬應(yīng)為多少？

(2)為達(dá)到這樣高的刷存帶寬，應(yīng)采取何種技術(shù)措施？

2017年廣東工業(yè)大學(xué)832計(jì)算機(jī)組成原理考研真題

廣東工業(yè)大學(xué)

2017年攻讀碩士學(xué)位研究生入學(xué)考試試題

考試科目（代碼）名稱：目32）計(jì)算機(jī)組成原理滿分150

（考生注意：答卷封面需填寫(xiě)自己的準(zhǔn)考證編號(hào)，答完后連同本試題一并交回!）

一、選擇題（30分，共15題，每題2分）

1完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括______?

A、運(yùn)算器、控制器和存儲(chǔ)器B、外部設(shè)備和主機(jī)

C、配套的硬件設(shè)備和軟件系統(tǒng)D、主機(jī)和實(shí)用程序

2若［x］"=0.1101010,則［xk=______,

A、1.0010101B、1.0010110

C,0.0010110D、0.1101010

3四片74181ALU和1片74182CLA器件相配合，具有如下進(jìn)位傳

遞功能___.

A、行波進(jìn)位

B、組內(nèi)先行進(jìn)位，組間先行進(jìn)位

C、組內(nèi)先行進(jìn)位，組間行波進(jìn)位

D,組內(nèi)行波進(jìn)位，組間先行進(jìn)位

4下列各類(lèi)存儲(chǔ)器中，不采用隨機(jī)存取方式的是

A、EPROMB、CDROMC、DRAMD、SRAM

5某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB,若按半字編址，它的

尋址范圍是.

A、4MBB、2MBC、2MD、1MB

6無(wú)條件轉(zhuǎn)移指令執(zhí)行時(shí)要修改______內(nèi)容.

A、主存地址寄存器B、程序計(jì)數(shù)器

C,指令寄存器D、狀態(tài)條件寄存器

7對(duì)某個(gè)寄存器中操作數(shù)的尋址方式稱為_(kāi)_____尋址.

A,直接B、間接C、寄存器D、寄存器間接

8偏移尋址通過(guò)將某個(gè)寄存器內(nèi)容與一個(gè)形式地址相加而生成有

效地址。下列尋址方式中，不屬于偏移尋址方式的是

A、間接尋址B、基址尋址C、相對(duì)尋址D、變址尋址

9CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫做______?

A、機(jī)器周期B、指令周期C、時(shí)鐘周期D、總線周期

10微程序控制器中，機(jī)器指令與微指令關(guān)系是______?

A、每條機(jī)器指令由一條微指令來(lái)執(zhí)行

B、每條機(jī)器指令由一段微指令編成的微程序來(lái)解釋執(zhí)行

C、一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行

D、一條微指令由若干條機(jī)器指令組成

11在集中式總線仲裁方式中，______方式響應(yīng)時(shí)間最快。

A、菊花鏈B、獨(dú)立請(qǐng)求

C,計(jì)數(shù)器定時(shí)查詢D、計(jì)數(shù)器定時(shí)查詢和鏈?zhǔn)讲樵?/p>

12系統(tǒng)總線中地址總線的作用是______?

A,用于選擇存儲(chǔ)單元

B、用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備

C、用于指定主存單元和I/O設(shè)備接口電路的地址

D、用于傳送主存物理地址和邏輯地址

13在常用磁盤(pán)的各磁道中______.

A、最外圈磁道的位密度最大B,最內(nèi)圈磁道的位密度最大

C、中間磁道的位密度鼓大D、所有磁道的位密度一樣大

14CPU響應(yīng)中斷時(shí)，進(jìn)入“中斷周期”，采用硬件方法保護(hù)并更新

程序計(jì)數(shù)器PC內(nèi)容，而不是由軟件完成，主要是為了_______.

A、能進(jìn)入中斷處理程序，并能正確返回源程序

B、節(jié)省主存空間

C、提高處理機(jī)速度

D、易于編制中斷處理程序

15會(huì)產(chǎn)生DMA請(qǐng)求的總線部件是______.

A、任何外設(shè)

B、高速外設(shè)

C,濡要與主機(jī)批量交換數(shù)據(jù)的外設(shè)

D、具有DMA接口的外設(shè)

、判斷題(15分，共15題，每題1分)

1()偶校驗(yàn)可檢出偶數(shù)個(gè)錯(cuò).

2()靜態(tài)RAM中“靜態(tài)”含意是指：斷電后仍能長(zhǎng)期保存信息。

3()減少指令中地址數(shù)目的辦法是：采用以寄存器為基礎(chǔ)的尋址

方式.

4()兼容性是一個(gè)完善的指令系統(tǒng)應(yīng)滿足的要求之一.

5()CPU只是計(jì)算機(jī)的控制器。

6()地址寄存器(AR)不屬于CPU中的主要寄存器。

7()總線的特性中包含有總線的電氣特性.

8()以可見(jiàn)光的形式傳遞和處理信息的設(shè)備叫顯示設(shè)備，是目前

計(jì)駕機(jī)系統(tǒng)中應(yīng)用最廣泛的人機(jī)界面設(shè)備。

9()磁盤(pán)存儲(chǔ)器的主要指標(biāo)不包括存儲(chǔ)密度.

10()CPU執(zhí)行低優(yōu)先級(jí)中斷服務(wù)程序時(shí)，也可以不去響應(yīng)高優(yōu)先

級(jí)的中斷請(qǐng)求。

11()取指周期的操作與指令的操作碼無(wú)關(guān)。

12()在微程序控制器中，微指令寄存器用于存放微程序.

13()通常，磁盤(pán)存儲(chǔ)淵每條磁道的存儲(chǔ)容量是相同的.

14()字符顯示器的字庫(kù)中存放著字形的列點(diǎn)陣信息.

15()在I/O接口電路中，主機(jī)和接口一側(cè)的數(shù)據(jù)傳送總是并行的.

三、簡(jiǎn)答題(30分，共6題，每題5分)

1什么是數(shù)據(jù)字？什么是指令字？

2有5種存儲(chǔ)器，主存、高速緩存、寄存器組、光盤(pán)存儲(chǔ)器和硬磁

盤(pán)存儲(chǔ)器，要求：

(1)按存儲(chǔ)容量和存儲(chǔ)周期排出順序；

(2)將有關(guān)存儲(chǔ)器排列組成一個(gè)存儲(chǔ)體系，指明各存儲(chǔ)器之間交換

信息時(shí)的傳送方式.

3三級(jí)存儲(chǔ)系統(tǒng)分別由哪些部分組成？試比較cache-主存與主存?

輔存這兩個(gè)存儲(chǔ)層次的相同點(diǎn)和不同點(diǎn).

4CPU中有哪些主要寄存器？其主要功能是什么？

5總線的依次數(shù)據(jù)傳送過(guò)程大到分哪幾個(gè)階段？

6簡(jiǎn)述DMA和中斷的區(qū)別.

四、分析計(jì)算題(30分，共3題，每題10分)

1已知X=0.11011Y=-0.10101,用補(bǔ)碼計(jì)算X+Y,同時(shí)指出運(yùn)算

結(jié)果是否溢出.

2有一個(gè)具有32位地址和32位字長(zhǎng)的存儲(chǔ)器，問(wèn)：

(1)該存儲(chǔ)器能存儲(chǔ)多少個(gè)字節(jié)的信息？

(2)如果存儲(chǔ)器由512Mx8位DRAM芯片組成，需要多少芯片？

(3)需要多少位地址作芯片選擇？

3某磁盤(pán)有4塊盤(pán)片，6個(gè)面記錄數(shù)據(jù)，每面有65536磁道，每道

1024個(gè)扇區(qū).每個(gè)扇區(qū)512個(gè)字節(jié)，計(jì)算該磁盤(pán)的總存儲(chǔ)容部.

五、設(shè)計(jì)題(45分，共3題，每題15分)

1有一個(gè)1024K*32位的存儲(chǔ)器，由128K*8位的DRAM芯片構(gòu)成.

向：

(1)總共需要多少DRAM芯片？

(2)設(shè)計(jì)此存儲(chǔ)體組成框圖.

2下圖為雙總線結(jié)構(gòu)的機(jī)器，IR名曲令寄存器，PC為程序計(jì)數(shù)器(具

有自增功能)，M為主存(受R/W信號(hào)控制)，AR為主存地址寄存

器，DR為數(shù)據(jù)緩沖寄存器，ALU由+、-控制信號(hào)決定可完成何

種操作，控制信號(hào)G控制的是一個(gè)門(mén)電路.另外，線上標(biāo)注有控

制信號(hào)，例如Yi表示丫寄存器的輸入控制信號(hào)，Rio為寄存器Ri

的輸出控制信號(hào)。未標(biāo)字符的線為直通線，不受控制.

"SUBRi,R3”指令完成(R3)-(RI)->R3的功能操作。

用方框圖畫(huà)出其指令周期流程圖，并列出相應(yīng)的微操作控制信號(hào)

序列