總線系統(tǒng)課件

第六章總線系統(tǒng)

?基本概念

?總線接口

?總線的總裁、定時(shí)和數(shù)據(jù)傳送模式

'?典型總線

20n年7月12日3時(shí)18分1

總線結(jié)構(gòu)一一基本概念

?總線的基本概念

?總線：是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)）

是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送

的公共通路。

?借助總線連接，計(jì)算機(jī)在各系統(tǒng)功能部

件之間實(shí)現(xiàn)地址數(shù)據(jù)和控制信息的交換,

并在爭(zhēng)用資源的基礎(chǔ)進(jìn)行工作。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分2

Xulaoshi@tom.com

TT

總線結(jié)構(gòu)一一基本概念

?總線的分類：

一個(gè)單處理器系統(tǒng)中的總線，分為三類

-內(nèi)部總線：CPU內(nèi)部連接各寄存器及運(yùn)算部

件之間的總線。

-系統(tǒng)總線：CPU同計(jì)算機(jī)系統(tǒng)的其他高速功

能部件之間互相連接的總線。

-I/O總線:中、低速I/O設(shè)備之間互相連接的

總線。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分3

Xulaoshi@tom.com

總線結(jié)構(gòu)—一基本概念

?總線的特性：

-物理特性：指總線的物理連接方式。

-功能特性：總線中每一根線的功能。

-電氣特性：每一根線上信號(hào)的傳遞方

向及有效電平范圍。

-時(shí)間特性：每根線在什么時(shí)間有效。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分4

Xulaoshi@tom.com

總線結(jié)構(gòu)----基本概念

■總線的標(biāo)準(zhǔn)化問題；

?例如:ISA,EISA,VESA,PCI等等

?總線帶寬：總線本身所能達(dá)到的最高傳

輸速率。單位是兆字節(jié)/秒（MB/S）

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分5

Xulaoshi@tom.com

內(nèi)存條

CPU插座

串行接口

AGP擴(kuò)展槽

PCI擴(kuò)展槽芯片組

電池BIOS芯片

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分6

Xulaoshi@tom.com

總線結(jié)構(gòu)----基本概念

?總線的連接方式：

?通過設(shè)備適配器將種類繁多、速度各異

的外圍設(shè)備連接到CPU上，使他們能夠一

起正常工作。設(shè)備適配器也稱為接口。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分7

Xulaoshi@tom.com

總線結(jié)構(gòu)基本概念

?單機(jī)系統(tǒng)的總線連接方式:

?單總線系統(tǒng)

?雙總線系統(tǒng)

?三總線系統(tǒng)

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分8

Xulaoshi@tom.com

總線結(jié)構(gòu)----基本概念

余統(tǒng)總線

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分9

Xulaoshi@tom.com

總線結(jié)構(gòu)----基本概念

MemoryMemory

ControlLines

□n□Il□J

AddressLines

II

DataLines

?單總線

?特點(diǎn)：結(jié)構(gòu)簡(jiǎn)單，容易擴(kuò)充

?由于若干邏輯部件共用一條總線，因此，總線為

分時(shí)工作狀態(tài)，否則，替會(huì)使整機(jī)工作速度降低。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分10

Xulaoshi@tom.com

存儲(chǔ)總線

CPU主存

雙總線結(jié)構(gòu)

特點(diǎn)：由于CPU與主存交換數(shù)據(jù)的機(jī)會(huì)多，故增

加了存儲(chǔ)總線解決此問題，減輕了總線的負(fù)擔(dān)。

年月日時(shí)分DegangXu,HenanUniversityOfTechnology.

201171231811

Xulaoshi@tom.com

余統(tǒng)總線

?通道的功能：對(duì)外設(shè)的統(tǒng)一管理；完成外設(shè)與主存，CPU

之間的數(shù)據(jù)傳送。

■特點(diǎn)：提高了CPU工作效率，同時(shí)也最大限度的提高外設(shè)

的工作速度。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分12

Xulaoshi@tom.com

/A

總線結(jié)構(gòu)---基本概念

?總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響：：::

-最大存儲(chǔ)容量（單總線和雙總線的區(qū)別）

-指令系統(tǒng)（單總線和雙總線的區(qū)別）

-吞吐量（取決于主存的存取周期）

在計(jì)算機(jī)運(yùn)行時(shí)雙端口存儲(chǔ)器，每個(gè)端口

對(duì)應(yīng)不同總線，提高了存取速度；在三總線中,

采用通道控制，增加了I/O總線，進(jìn)一步擴(kuò)展

了系統(tǒng)的吞吐量。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分13

Xulaoshi@tom.com

?單總線結(jié)構(gòu)：主存，外設(shè)統(tǒng)~編址

?例：AB為16位，則最大容量為64K

0000H

60K

主存

F3FFH

F400H

4K外設(shè)

FFFFH

主存容量V216

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分14

Xulaoshi@tom.com

?雙總線結(jié)構(gòu)：主存，外存單獨(dú)編址。

?例：AB為16位，則最大容量為64K

王存_>存儲(chǔ)總線->AB=16->64K

外設(shè)->系統(tǒng)總線，AB=8->256字節(jié)

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分15

Xulaoshi@tom.com

?指令系統(tǒng)：

?CPU訪問主存、外設(shè)的指令由于總線的結(jié)

構(gòu)不同而不同。

?例：?jiǎn)慰偩€：主存-外設(shè)統(tǒng)一編址

?所以只有一條指令，如：

?MOVA,0000H;A〈-主存

?MOVA,FFEOH;A＜一夕卜設(shè)

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分16

Xulaoshi@tom.com

?雙總線：主存、外設(shè)單獨(dú)編址

?所以需要各種命令

?例：MOVA,0020H；Av■外存主存?zhèn)魉?/p>

INA,20H；Av■外設(shè)

外設(shè)傳送

■OUT(20),A；外設(shè)v-A

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分17

Xulaoshi@tom.com

總線結(jié)構(gòu)——基本概念

?早期總線的內(nèi)部結(jié)構(gòu)：

實(shí)際上是處理器芯片引腳的延伸，是處

理器與I/O設(shè)備適配器的通道。

_數(shù)據(jù)線

-地址線

-控制線

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分18

Xulaoshi@tom.com

總線結(jié)構(gòu)----基本概念

年月日時(shí)分DegangXu,HenanUniversityOfTechnology.

201171231819

Xulaoshi@tom.com

?簡(jiǎn)單總線結(jié)構(gòu)的不足之處在于：

?第一CPU是總線上的唯一主控者。

?第二總線信號(hào)是CPU引腳信號(hào)的延伸，

故總線結(jié)構(gòu)緊密與CPU相關(guān)，通用性較差。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分20

Xulaoshi@tom.com

總線結(jié)構(gòu)----基本概念

?當(dāng)代總線結(jié)構(gòu)：

-數(shù)據(jù)傳送總線：由地址線、數(shù)據(jù)線和控制線

組成。

-仲裁總線：包括總線請(qǐng)求線和總線授權(quán)線

-中斷和同步總線：包括中斷請(qǐng)求線和中斷認(rèn)

可線。

-公用線：包括時(shí)鐘信號(hào)線、電源線、地線和

系統(tǒng)復(fù)位線等。

2011年7月12日3時(shí)18分DegangXu,HenanUniversityOfTechnology.

21

Xulaoshi@tom.com

總線結(jié)構(gòu)基本概念

Xulaoshi@tom.com

系統(tǒng)總線總線接口

?信息的傳送方式

-串行傳送在串行傳送時(shí)，按順序來傳送表

示一個(gè)數(shù)碼的所有二進(jìn)制位(bit)的脈沖信號(hào),

每次一位，被傳送的數(shù)據(jù)需要對(duì)發(fā)送部件進(jìn)行

并--串變換，這卷為拆卸，及之稱為裝配。

-并行傳送對(duì)每個(gè)數(shù)據(jù)位都需要單獨(dú)一條傳

輸線。信息有多少二進(jìn)制位組成，就需要多少

條傳輸線，從而使得二進(jìn)制數(shù)“0”或“1”在不

同的線上同時(shí)進(jìn)行傳送。

-分時(shí)傳送共享總線的部件分時(shí)使用總線

2011年7月12日3時(shí)18分DegangXu,HenanUniversityOfTechnology.

Xulaoshi@tom.com

河南工:

葉嘉力

位時(shí)間I丁】|12丁3|7)丁61丁6

畢\

!\離位

傳送11。OIOO

脈沖------OO

(b)并行傳送

發(fā)送閨”牛接收郵件

離8位8位>--高-8位-

低8位低8位

(C)井串行傳送

年月

20117圖6.5信息的傳輸方式24

Xulaoshi@tom.com

系統(tǒng)總線一一總線接口

?接口即I/O設(shè)備適配器,具體指CPU和主存、外圍

設(shè)備之間通過總線進(jìn)行連接的邏輯部件。接口部

件在它動(dòng)態(tài)連接的兩個(gè)部件之間起著“轉(zhuǎn)換器”

的作用，以便實(shí)現(xiàn)彼此之間的信息傳送。

?接口的功能：

-控制

-緩沖

-狀態(tài)

-轉(zhuǎn)換

-整理

—程序中斷

2011年7月12日3時(shí)18分DegangXu,HenanUniversityOfTechnology.

Xulaoshi@tom.com

系統(tǒng)總線一一總線的仲裁、定時(shí)和數(shù)據(jù)傳送模式

?總線仲裁：連接到總線上的功能模塊有

主動(dòng)和被動(dòng)兩種形態(tài)。

?為了解決多個(gè)主設(shè)備同時(shí)競(jìng)爭(zhēng)總線

控制權(quán)，必須具有總線仲裁部件，以某

種方式選擇其中一個(gè)主設(shè)備作為總線的

下一次主方。

?對(duì)多個(gè)主設(shè)備提出的占用總線請(qǐng)求，

一般采用優(yōu)先級(jí)或公平策略進(jìn)行仲裁。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分26

Xulaoshi@tom.com

?按照總線仲裁電路的位置不同，仲裁方

式分為集中式仲裁和分布式仲裁兩類。

-集中式

?鏈?zhǔn)讲樵兎绞?/p>

?計(jì)數(shù)器定時(shí)查詢方式

?獨(dú)立請(qǐng)求方式

-分布式

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分27

Xulaoshi@tom.com

系統(tǒng)總線---總線的仲裁、定時(shí)和數(shù)據(jù)傳送模式

?鏈?zhǔn)讲樵兎绞?/p>

?優(yōu)點(diǎn)：只用很少幾根線就能按一定優(yōu)先

次序?qū)崿F(xiàn)總線仲裁。

?缺點(diǎn)：對(duì)詢問鏈的電路故障很敏感。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分28

Xulaoshi@tom.com

KI]1f

系統(tǒng)總線---總線的仲裁、定

?特點(diǎn)：判優(yōu)方法簡(jiǎn)單，擴(kuò)充設(shè)備容易；

總線請(qǐng)求較低的設(shè)備容易被忽略；

總線授權(quán)信號(hào)串行傳送，因設(shè)備的差錯(cuò),

容易造成堵塞。

)11年7月12日3時(shí)18分DegangXu,HenanUniversityOfTechnology.

Xulaoshi@tom.com

系統(tǒng)總線——總線的仲裁、定時(shí)和數(shù)據(jù)傳送模式

?計(jì)數(shù)器定時(shí)查詢方式:

?優(yōu)點(diǎn)：比較靈活。

?缺點(diǎn)：線數(shù)比較多。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分

30

Xulaoshi@tom.com

系統(tǒng)總線總線的仲裁、定時(shí)和數(shù)據(jù)傳送模式

當(dāng)BS=O時(shí)，開始計(jì)數(shù)；計(jì)數(shù)值經(jīng)地址線送各設(shè)

備：計(jì)數(shù)值=某設(shè)備，該設(shè)備或總線授權(quán)；當(dāng)

計(jì)數(shù)從0開始時(shí)，誰的地址號(hào)越小越優(yōu)先，當(dāng)

計(jì)數(shù)值從終止點(diǎn)開始，所有設(shè)備優(yōu)先級(jí)相同。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分31

Xulaoshi@tom.com

系統(tǒng)總線一一總線的仲裁、定時(shí)和數(shù)據(jù)傳送模式

?獨(dú)立請(qǐng)求方式：

?優(yōu)點(diǎn)：相應(yīng)的時(shí)間快。優(yōu)先次序的控制靈活。

?過程：

■每個(gè)設(shè)備有獨(dú)立的總線請(qǐng)求線BR至總線仲

裁；總線總裁也對(duì)每個(gè)設(shè)備送總線授權(quán)線。

?當(dāng)有總線請(qǐng)求時(shí)，有總線總裁內(nèi)部進(jìn)行判優(yōu)

裁次。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分32

Xulaoshi@tom.com

?特點(diǎn)：判有速度快；設(shè)備、電路復(fù)雜。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分33

Xulaoshi@tom.com

?分布式仲裁

分布式仲裁不需要中央仲裁器，每個(gè)潛在

的主方功能模塊都有自己的仲裁號(hào)和仲裁器。

當(dāng)它們有總線請(qǐng)求時(shí)，把它們唯一的仲裁號(hào)發(fā)

送到共享的仲裁總線上，每個(gè)仲裁器將仲裁總

線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁

總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并

撤消它的仲裁號(hào)。

最后，獲勝者的仲裁號(hào)保留在仲裁總線上。

顯然，分布式仲裁是以優(yōu)先級(jí)仲裁策略為基礎(chǔ)。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分34

Xulaoshi@tom.com

中央

處理器

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分35

Xulaoshi@tom.com

4.7

系統(tǒng)總線一—總線的仲裁、定時(shí)和數(shù)據(jù)傳送模式

?總線的定時(shí)

?同步定時(shí)

?異步定時(shí)

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分36

Xulaoshi@tom.com

系統(tǒng)總線總線的仲裁、定時(shí)和數(shù)據(jù)傳送模式

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分37

Xulaoshi@tom.com

系統(tǒng)總線——總線的仲裁、定時(shí)和數(shù)據(jù)傳送模式

?異步總線

特點(diǎn)：

MSYN

無公共時(shí)鐘信

號(hào)；

SSYN

掛在總線上的

Read模塊的存取時(shí)

間差別較大；

Address

Lines傳送方式依靠

應(yīng)答信號(hào)，總

DHIH

Lines線周期長(zhǎng)度不

固定。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分38

Xulaoshi@tom.com

系統(tǒng)總線總線的仲裁、定時(shí)和數(shù)據(jù)傳送模式

總線數(shù)據(jù)傳送模式

?讀、寫操作

?塊傳送操作

?寫后讀、讀修改寫操作

?廣播、廣集操作

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分39

Xulaoshi@tom.com

總線的互連

?多總線

2011年7月1乙LJJ”ioyj40

Xulaoshi@tom.com

總線信號(hào)的兩個(gè)潼示

?奔騰微處理器總線信號(hào)的演示

?PowerPC微處理器總線信號(hào)的演示

DegangXu,HenanUniversityOfTechnology.

41

Xulaoshi@tom.com

思考作業(yè)

?P235

?1-20

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分42

Xulaoshi@tom.com

河南工業(yè)大學(xué)

#寡機(jī)系

I/O(Input-Output

總線是計(jì)算機(jī)中的傳輸數(shù)據(jù)信號(hào)的通道,按并行方式傳輸信息。

微處理器輸入/輸出：

存儲(chǔ)器數(shù)據(jù)總線

控制總線

接口電路

地址總線

外部設(shè)備

擴(kuò)展槽的作用

I/O總線

pentium4

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分43

Xulaoshi@tom.com

A

輸入設(shè)備

二進(jìn)制內(nèi)存

輸出設(shè)備

數(shù)字、字符、

處理結(jié)果圖像、聲音

微機(jī)上不可少的兩種輸入輸出接口是并行端口和串行端口O

并行端口可以同時(shí)傳送8路信號(hào)，傳輸距離相對(duì)較近。

串行端口在一個(gè)方向一次只能傳送1路信號(hào)。

并行端口

鼠標(biāo)接口

鍵盤接口串行端口

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分44

Xulaoshi@tom.com

主板

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分45

Xulaoshi@tom.com

一.

典型總線

?ISA總線

?PCI總線

?AGP總線

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分46

Xulaoshi@tom.com

ISA(IndustryStandardArchitecture)

工業(yè)總準(zhǔn)結(jié)構(gòu)總線,又稱為AT總線。它的

數(shù)據(jù)寬度16位，地址線為24位，工作頻率8MHz,

最大數(shù)據(jù)傳輸率16.67MB/SO

ISA總線是286時(shí)代所定義的8/16為總線，

雖然傳輸速度不快，但是這個(gè)規(guī)格已經(jīng)有十多

年的歷史，相關(guān)設(shè)計(jì)技術(shù)、零件十分充足，而

且能支持計(jì)算機(jī)主板也是最多的。在PIH時(shí)代

的主板甚至還保留1、2個(gè)ISA擴(kuò)充插槽。

ISA主要是用來匹配速度較慢的接口卡，如

串/并行口卡、大多數(shù)網(wǎng)絡(luò)卡等等。通常PC內(nèi)

ISA插槽用黑塑料制作。

2011年7月12日3時(shí)18分DegangXu,HenanUniversityOfTechnology.

47

Xulaoshi@tom.com

MCA(MicroChannelArchitecture)

IBM公司推出的微通道結(jié)構(gòu)總線?；旧弦彩?/p>

ISA的增強(qiáng)版，它的數(shù)據(jù)傳輸也是32位，速度可達(dá)

10MHz,甚至16MHz,但它的外設(shè)比ISA外設(shè)造價(jià)高。

同時(shí)作為IBM的專利產(chǎn)品，除了用于IBMPS/2,彳艮

少有廠商采用這種結(jié)構(gòu)總線。IBM也已經(jīng)退回ISA總

線上并考慮其它的局部總線技術(shù)。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分48

Xulaoshi@tom.com

EISA總線(ExtendedISA)

(EnhancedIndustryStandardArchitecture)

增強(qiáng)型工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)的總線，ISA總線的增強(qiáng)版，它

的數(shù)據(jù)和地址總線都是32位，工作頻率仍是8.33MHz,直

接尋址范圍為4GB,最大傳輸率為33MB/S。EISA插槽通

常用褐色塑料制作。

隨著32位微處理器的出現(xiàn)，原有的16位微機(jī)要向高性

能的32位微機(jī)發(fā)展。而IBM公司的32位微通道總線結(jié)構(gòu)與

PC/XT/AT又不兼容，為了發(fā)展ISA同時(shí)又繼承ISA結(jié)構(gòu),

1988年，以Compaq為首的9家PC/XT/AT兼容機(jī)廠商

聯(lián)合起來，為32位PC機(jī)設(shè)計(jì)了?個(gè)新的工業(yè)標(biāo)準(zhǔn)，即

“擴(kuò)展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)”一EISA標(biāo)準(zhǔn)。

它與ISA由良好的兼容性，同時(shí)充分發(fā)揮和利用了32

位處理器的功能，使之在圖形技術(shù)、網(wǎng)絡(luò)和數(shù)據(jù)處理等需

要高速處理能力的地方發(fā)揮作用。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分49

Xulaoshi@tom.com

VESA總線(VidioElectronicsStandardsAssociation)

PC總線發(fā)展到EISA時(shí)，系統(tǒng)性能得到了較大提高，

但仍然沒有充分發(fā)揮高性能CPU的強(qiáng)大處理能力，跟不

上軟件和CPU的發(fā)展速度。在主機(jī)與外設(shè)交換信息的過「

程中，CPU在大部分時(shí)間內(nèi)仍處于等待狀態(tài)。

為了支持早期高性能WINDOWS圖形顯示卡和存儲(chǔ)設(shè)

備而設(shè)計(jì)此總線。

速度高達(dá)40MHz,但是超過33MHz后穩(wěn)定性較差。最

大傳輸率為133MB/S,數(shù)據(jù)線可擴(kuò)展到64位。

但沒有流行多久就被PCI總線所代替。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分50

Xulaoshi@tom.com

________—1

局部總線控制器

33MH32位

網(wǎng)絡(luò)適配器圖形磁盤ISA擴(kuò)展總線控制器

8MH16位

CD-ROMFAX磁帶掃描儀打印機(jī)

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分51

Xulaoshi@tom.com

PCI(PeriperalPimp常裾芾IHterconnect)總線

PCI總線由Intel公司1991年提出，很快為IBM,DEC,

Compaq,Apple公司接受。后成立PCI集團(tuán)。目前PC計(jì)算機(jī)

都以PCI為主的系統(tǒng)總線。

主要總線性能比較：

自

猝發(fā)動(dòng)并行支持

置

總線線寬帶寬配規(guī)范性可擴(kuò)

(MB/S)方式工作3.3V展性

ISA16位8無無無無差較好

EISA32位33有限有無無好較好

VESA32位132有限無無無差差

PCI32/64132/264無限有有有很好好

位/528

2011年7月12日3時(shí)18分DegangXu,HenanUniversityOfTechnology.

52

Xulaoshi@tom.com

主要特A:

(i)支持總線主控技術(shù)，允許智能設(shè)備在適當(dāng)?shù)臅r(shí)候取得總線控

制權(quán)以加速數(shù)據(jù)傳輸和對(duì)高度專門化任務(wù)的支持。

(2)支持猝發(fā)傳輸模式。采用這種線性尋址方式，當(dāng)有一個(gè)地址

起讀寫大量數(shù)據(jù)時(shí)，每次只需將地址自動(dòng)加1就可讀寫下一個(gè)單元。

(3)低數(shù)量的引腳設(shè)計(jì)。采用了多路復(fù)用體系，即地址總線和數(shù)

據(jù)總線體系共用一條物理線路。降低了生產(chǎn)成本，并提高了總線性

能。

(4)預(yù)留擴(kuò)展空間，可擴(kuò)展到64位和133MHz。PCI總線的時(shí)鐘

頻

率為33.3/66MHz,甚至可達(dá)133/MHZ以上，并與CPU的時(shí)鐘頻率無

關(guān)；總線寬度位32位，也可擴(kuò)展到64位。

(5)設(shè)有特別的緩存，實(shí)現(xiàn)外設(shè)與CPU隔離，外設(shè)或CPU的

單獨(dú)升級(jí)都不會(huì)帶來問題。并且無需擔(dān)心在不同時(shí)鐘頻率下會(huì)引起

性能上的波動(dòng)。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分53

Xulaoshi@tom.com

?PCI總線是一個(gè)與處理器無關(guān)的高速外圍

總線，又是至關(guān)重要的層間總線。它采

用同步時(shí)序協(xié)議和集中式仲裁策略，并

具有自動(dòng)配置能力。

?HOST總線

?PCI總線

?LAGACY總線

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分54

Xulaoshi@tom.com

PQ總線結(jié)構(gòu)

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分55

Xulaoshi@tom.com

?總線結(jié)構(gòu)實(shí)例

?大多數(shù)計(jì)算機(jī)采用了分層次的多總線

結(jié)構(gòu)。在這種結(jié)構(gòu)中，速度差異較大的設(shè)

備模塊使用不同速度的總線，而速度相近

的設(shè)備模塊使用同一類總線。

?Pentium是一個(gè)三層次的多總線結(jié)構(gòu),

既有CPU總線，PCI總線和ISA總線。

?計(jì)算機(jī)主板的總線結(jié)構(gòu)框圖如下：

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分56

Xulaoshi@tom.com

Pentium

m

PentiumPC

CPL總線—PCI的總線結(jié)構(gòu)

總線橋芯片

是一個(gè)三層

芯片次的多總線

可選結(jié)構(gòu)，即有

CPU總線、

120PCI總線和

腳

PCI總線ISA總線。

80

W42—

PCI

盤

鍵0

標(biāo)

鼠

62腳鼠標(biāo)

出

控

長(zhǎng)槽

36腳

短福

主

電池一

乂鍵盤

ISA擴(kuò)充槽

com

橋(bridge)

它是一個(gè)總線轉(zhuǎn)換部件，連接兩條總

線，使總線間相互通信。

1.HOST/PCI含有中央仲裁器.

2.PCI/PCI

3.PCI/LAGACY(中低速設(shè)備)

PCI靈活的設(shè)計(jì)使其始終能跟上CPU性

能及數(shù)據(jù)容量的發(fā)展速度。目前PCI仍然

在推廣其新的版本。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分58

Xulaoshi@tom.com

A

?橋的功能:

?信號(hào)速度緩沖、電平轉(zhuǎn)換、控制

協(xié)議轉(zhuǎn)換

年月日時(shí)分DegangXu,HenanUniversityOfTechnology.

201171231859

Xulaoshi@tom.com

?AGP總線

IKAGP總線概述

?AGP接口：AGP叫做圖形加速接口，是

Intel公司推出的圖形顯示卡專用數(shù)據(jù)通

道，它只能安裝AGP的顯示卡。它將顯示

卡同主板內(nèi)存芯片組直接相連）大幅提

高了電腦對(duì)3D圖形的處理速度，信號(hào)的

傳送速率可以提高到533MB/S。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分60

Xulaoshi@tom.com

?AGP總線時(shí)鐘頻率

?1飆技術(shù)：PCI的總線時(shí)鐘是系統(tǒng)時(shí)鐘的一半,而

AGP總線和系統(tǒng)時(shí)鐘相等。因此，當(dāng)系統(tǒng)總線的

頻率提高時(shí)，PCI和AGP總線的頻率都會(huì)隨之提高,

從而會(huì)出現(xiàn)一些問題。解決的辦法“鎖頻”。

常見的AGP的種類：

?AGP1X2X屬于AGP1.03.7V266MB/533MB

?AGP4X屬于AGP2.01.5V1.06GB/S

?AGP8X屬于AGP3.00.8V2.7GB/S

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分61

Xulaoshi@tom.com

3D力口速，3D力口速卡

?其上的顯存被分為兩部分，一部分是幀顯

存,一部分是材質(zhì)顯存。

?幀顯存的主要作用是控制可支持的最大分

辨率，一般達(dá)到800*600在32位下的顯示

效果，則需要2MB幀顯存，達(dá)到1600*1200

的分辨率，最多只需要8MB的幀顯存。

?但對(duì)于材質(zhì)顯存卻不一樣，它的大小決定

了3D的視覺效果，越大，所表現(xiàn)出的3D效

果就越逼真。

DegangXu,HenanUniversityOfTechnology.

20n年7月12日3時(shí)18分62

Xulaoshi@tom.com

?如何來選擇？

?只用整存案逐行材質(zhì)處理;

?利用系統(tǒng)內(nèi)存來分擔(dān)材質(zhì)處理工作；

?使用頻率高的材質(zhì)在顯存中處理，使用頻率低

的在系統(tǒng)內(nèi)存中專門開辟的一塊空間中處理。

?但是，Intel公司提出另一種解決方案，就是

AGP接口規(guī)范。此技術(shù)的核心目的就是使用成

本降低的同時(shí)，利用系統(tǒng)內(nèi)存，為顯示芯片提

供最大容量的顯存。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分63

Xulaoshi@tom.com

?與PCI相比，AGP由三大優(yōu)勢(shì)：

有所加強(qiáng)，當(dāng)顯存不夠時(shí)可快速使用系

統(tǒng)內(nèi)存，在紋理處理方面用DMA等技術(shù)，大大增強(qiáng)了視覺

質(zhì)量，并提高了足夠用的存儲(chǔ)設(shè)備。

?采用更高的時(shí)鐘頻率和總線速度。已經(jīng)遠(yuǎn)遠(yuǎn)超過了系

統(tǒng)總線速度，所以在高版本的AGP4X使用時(shí)不能充分發(fā)揮

其高速性能來。

?獨(dú)占總線技術(shù)，PCI局部總線聯(lián)系著外設(shè)與CPU的聯(lián)系,

但是如果只有這一條總線，那就像很多人過獨(dú)木橋，這樣

整個(gè)系統(tǒng)的速度就會(huì)慢下來。而使用AGP技術(shù)則可以位數(shù)

據(jù)傳輸量比較大的顯卡開辟一條它自己用的“專用通道”，

不必與其它設(shè)備共享，這樣無論何時(shí)想調(diào)用總線都會(huì)馬上

得到滿足，從而緩解了PCI總線的困擾。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分64

Xulaoshi@tom.com

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分65

Xulaoshi@tom.com

?IDE/EIDE接口

?集成設(shè)備電路（IDE）,是連接硬盤的接口標(biāo)準(zhǔn)。而

EIDE是目前微機(jī)系統(tǒng)中使用最為廣泛的一種接口標(biāo)準(zhǔn)。

另一個(gè)名稱為ATA。常見的表示形式ATA33/66/100/133

?硬盤內(nèi)部數(shù)據(jù)傳輸率的限制使得硬盤不能同時(shí)處理

太多的數(shù)據(jù)，數(shù)據(jù)在硬盤的高速緩存中排成隊(duì)列等待硬

盤的讀寫，顯然這就降低了系統(tǒng)性能。

?解決此瓶頸，增加硬盤的數(shù)據(jù)緩存即可。這種方法

能從某些方面緩解，但卻無法從根本上解決此問題，因

為如果想更多緩解硬盤的內(nèi)部數(shù)據(jù)傳輸率的限制，就需

要增加更多的數(shù)據(jù)緩存以消除延遲，然而由于硬盤數(shù)據(jù)

緩存昂貴的生產(chǎn)成本，不可能招1其做得太大。所以要提

高接口的傳輸率。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分66

Xulaoshi@tom.com

這樣數(shù)據(jù)能以更高的速度傳輸,也就是說數(shù)據(jù)

不叁程破盤的數(shù)據(jù)緩存中保存太長(zhǎng)時(shí)間,它們能通

過更快的總線傳送走，這就是為什么不需要增加太

大的數(shù)據(jù)緩存，以節(jié)省硬盤生產(chǎn)成本的原因。

基于上面所述的后一種解決硬盤瓶頸效應(yīng)的方

法，開發(fā)傳輸速率更高得的接口，如ATA/100/133接

口，此接口允許主機(jī)和硬盤之間以lOOMB/s,

133MB/s的數(shù)據(jù)傳輸率進(jìn)行傳輸數(shù)據(jù)，這能減輕硬盤

數(shù)據(jù)緩存的負(fù)擔(dān)。這個(gè)接口得到了芯片制造商的支

持確立為硬盤的標(biāo)準(zhǔn)接口類型。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分67

Xulaoshi@tom.com

?ATA/100接口

ATA/100接口結(jié)合了所有ATA/66的電纜及控制器的

思想，而且它使用的接口電纜與ATA/66一樣，也是40

針的IDE電纜。當(dāng)然由于突發(fā)數(shù)據(jù)傳輸率相當(dāng)高，這使

得保護(hù)硬盤數(shù)據(jù)傳輸?shù)碾姶鸥蓴_及沖突成了一個(gè)必須解

決的問題。因此其接口電纜中也含有40根的地線，也就

是說ATA/100的接口電纜中也有80芯。

ATA/100希望能保留使用傳統(tǒng)的40針的連接器，因

為這樣能確保與現(xiàn)存的硬盤及系統(tǒng)兼容?？梢酝耆蛳?/p>

兼容，即它能使用ATA/33、ATA/66的設(shè)備，包括硬盤、

可移動(dòng)存儲(chǔ)器（如ZIP、JAZ）、CD-ROM驅(qū)動(dòng)器、CD-

R/RW驅(qū)動(dòng)器、ATA磁帶機(jī)及DVD-ROM驅(qū)動(dòng)器。

DegangXu,HenanUniversityOfTechnology.

2011年7月12日3時(shí)18分68

Xulaoshi@tom.com

?ATA/100接口包含CRC（循環(huán)冗余校正）特性,

""^^^5^^3^^^數(shù)據(jù)的完整性和可靠性，同時(shí)它

能檢測(cè)到數(shù)據(jù)傳送中的錯(cuò)誤。

?例如：主機(jī)和驅(qū)動(dòng)器之間的CRC寄存器內(nèi)容均

與每一次傳送的突發(fā)數(shù)據(jù)進(jìn)行比較，看他們是

否吻合，如果不同，則此次數(shù)據(jù)傳送過程重復(fù)

進(jìn)行，直到其成功為止。

?CRC技術(shù)之所有得到廣泛的應(yīng)用是它具有如下

幾個(gè)優(yōu)點(diǎn)：

非常優(yōu)濟(jì)的錯(cuò)誤檢測(cè)能力

資源占用少

容易執(zhí)行

2011年7月12日3時(shí)18分DegangXu,HenanUniversityOfTechnology.

69

Xulaoshi@tom.com

?新的接口模式SerialATA

?ATA都采用并行方式傳輸數(shù)據(jù)，但數(shù)據(jù)在同一

時(shí)間發(fā)送由許多缺點(diǎn)，比如40個(gè)信號(hào)線，包括數(shù)

據(jù)線、地線和供電線等，制作成本高，另外需要

高達(dá)5V的電壓，然而降低電壓可以節(jié)能和降溫，

但是ATA已經(jīng)無升級(jí)的潛力了，要想在提高傳輸率

的話，必須要重頭開始了。

?SATA以連續(xù)串行的方式傳送數(shù)據(jù)，在同一時(shí)

間內(nèi)只會(huì)有1位數(shù)據(jù)，其實(shí)在這種模式下用四個(gè)針

就完成了所