數(shù)字電子技術(shù)項(xiàng)目教程 課件 項(xiàng)目2 病員呼叫數(shù)碼顯示電路的設(shè)計(jì)與制作

任務(wù)2.1加法器和數(shù)值比較器

任務(wù)2.2編碼器

任務(wù)2.3譯碼器

任務(wù)2.4病員呼叫數(shù)碼顯示電路設(shè)計(jì)與仿真

任務(wù)2.5數(shù)據(jù)選擇器

任務(wù)2.6仿真實(shí)驗(yàn):用譯碼器和數(shù)據(jù)選擇器產(chǎn)生邏輯函數(shù)任務(wù)2.1加法器和數(shù)值比較器2.1.1加法器1.半加器半加器是只考慮兩個(gè)1位二進(jìn)制數(shù)相加,而不考慮來(lái)自低位進(jìn)位數(shù)相加的運(yùn)算電路。半加器的真值表如表21所示,表中A和B分別為被加數(shù)和加數(shù)輸入,S為本位和輸出,C為向相鄰高位的進(jìn)位輸出。由真值表可直接寫出輸出邏輯函數(shù)表達(dá)式為由式(2-1)可看出,半加器由一個(gè)異或門和一個(gè)與門組成,半加器邏輯圖及邏輯符號(hào)如圖2-1所示。2.全加器將兩個(gè)多位二進(jìn)制數(shù)相加時(shí),除考慮本位兩個(gè)二進(jìn)制數(shù)相加外,還考慮相鄰低位來(lái)的進(jìn)位數(shù)相加的運(yùn)算電路,稱為全加器。全加器的真值表如表2-2所示,表中Ai和Bi分別為被加數(shù)和加數(shù)輸入,Ci-1為相鄰低位的進(jìn)位輸入,Si為本位和輸出,Ci

為該位向相鄰高位的進(jìn)位輸出。根據(jù)真值表填卡諾圖化簡(jiǎn),如圖2-3所示。由圖23(a)可看出,Si不能化簡(jiǎn),得到最簡(jiǎn)邏輯表達(dá)式為根據(jù)式(22)、式(23)畫出邏輯圖,如圖24所示。另一種方法為由真值表2-2寫出Si和Ci的輸出邏輯函數(shù)表達(dá)式,再經(jīng)變換得根據(jù)式(24)、式(25)畫出邏輯圖,如圖25(a)所示?？梢钥闯鲇眠@種方法得到的邏輯圖要比圖24更簡(jiǎn)單。全加器邏輯符號(hào)如圖25(b)所示。3.多位加法器實(shí)現(xiàn)多位加法運(yùn)算的電路稱為多位加法器。按照進(jìn)位方式的不同,多位加法器又分為串行進(jìn)位加法器和超前進(jìn)位加法器。1)串行進(jìn)位加法器圖2-7所示是4位串行進(jìn)位加法器,從圖中可見,兩個(gè)4位相加數(shù)A3A2A1A0和B3B2B1B0的各位同時(shí)送到相應(yīng)全加器的輸入端,進(jìn)位數(shù)串行傳送,其低位進(jìn)位輸出端依次連至相鄰高位的進(jìn)位輸入端,最低位進(jìn)位輸入端Ci-1接地。因此,高位數(shù)的相加必須等到低位運(yùn)算完成后才能進(jìn)行,這種進(jìn)位方式稱為串行進(jìn)位,運(yùn)算速度較慢。2)超前進(jìn)位加法器為了提高速度,可采用超前進(jìn)位加法器。它是在進(jìn)行加法運(yùn)算時(shí),各位全加器的進(jìn)位信號(hào)由輸入二進(jìn)制數(shù)直接產(chǎn)生,各位運(yùn)算并行進(jìn)行,所以運(yùn)算速度快。下面介紹集成4位超前進(jìn)位二進(jìn)制加法器74LS283。圖28是集成4位超前進(jìn)位二進(jìn)制加法器74LS283的引腳圖和邏輯符號(hào)。該電路中只要在兩組二進(jìn)制數(shù)輸入端A3~A0和B3~B0分別接上4位二進(jìn)制的被加數(shù)和加數(shù),并將進(jìn)位輸入端C1接地,則在和數(shù)輸出端S3、S2、S1、S0可得到兩個(gè)4位二進(jìn)制數(shù)的和數(shù),以及在進(jìn)位輸出端CO得到向高位的進(jìn)位。若要進(jìn)行兩個(gè)8位二進(jìn)制數(shù)的加法運(yùn)算,可用兩片74LS283,其電路如圖29所示。電路連接時(shí),將低四位集成芯片(1)的CI接地,低四位的CO進(jìn)位接到高四位芯片(2)的CI端。兩個(gè)二進(jìn)制數(shù)A、B分別從低位到高位依次接到相應(yīng)的輸入端,最后的運(yùn)算結(jié)果為C7S7S6S5S4S3S2S1S0。加法器除可進(jìn)行二進(jìn)制數(shù)的算術(shù)運(yùn)算外,還可用來(lái)實(shí)現(xiàn)組合邏輯函數(shù)。2.1.2數(shù)值比較器用于比較兩個(gè)數(shù)的大小或是否相等的電路,稱為數(shù)值比較器。1.1位數(shù)值比較器1位數(shù)值比較器的功能是比較兩個(gè)1位二進(jìn)制數(shù)A和B的大小,比較結(jié)果有三種情況,即A>B、A<B、A=B,比較結(jié)果分別用Y(A>B)、Y(A<B)和Y(A=B)表示。設(shè)當(dāng)A>B時(shí),Y(A>B)=1;A<B時(shí),Y(A<B)=1;A=B時(shí),Y(A=B)=1。由此可列出真值表如表23所示。根據(jù)表23可寫出邏輯函數(shù)表達(dá)式為由式(26)可畫出邏輯圖如圖211所示。2.多位數(shù)值比較器1位數(shù)值比較器只能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行比較,而實(shí)用的比較器一般是多位的,如兩個(gè)4位二進(jìn)制數(shù)A=A3A2A1A0和B=B3B2B1B0進(jìn)行比較時(shí),則需從最高位開始逐步向低位進(jìn)行比較,只有在高位數(shù)相等時(shí),才要進(jìn)行低位數(shù)的比較。當(dāng)比較到某一位數(shù)值不相等時(shí),其結(jié)果便為兩個(gè)4位數(shù)的比較結(jié)果。若A3>B3,則A>B;若A3<B3,則A<B;若A3=B3,則需比較次高位。若次高位A2>B2,則A>B;若A2<B2,則A<B;若A2=B2,則再去比較A1和B1。依次類推,直至比較出結(jié)果為止。圖212所示為4位數(shù)值比較器74LS85的引腳圖和邏輯符號(hào)。圖中A3、A2、A1、A0和B3、B2、B1、B0為兩組比較的4位二進(jìn)制數(shù)的輸入端;Y(A>B)、Y(A<B)、Y(A=B)為三種不同比較結(jié)果的輸出端;I(A>B)、I(A<B)、I(A=B)為級(jí)聯(lián)輸入端,用于擴(kuò)展多于4位的兩個(gè)二進(jìn)制數(shù)的比較。當(dāng)數(shù)值比較器最高位兩個(gè)4位二進(jìn)制數(shù)相等時(shí),由來(lái)自低位的比較結(jié)果I(A>B)、I(A<B)、I(A=B)決定兩個(gè)數(shù)的大小。其功能表如表24所示。任務(wù)2.2編

碼

器2.2.1二進(jìn)制編碼器將2n

個(gè)編碼信號(hào)轉(zhuǎn)換為n位二進(jìn)制代碼輸出的電路,稱為二進(jìn)制編碼器。普通編碼器任何時(shí)刻只允許輸入一個(gè)有效編碼信號(hào),否則輸出將發(fā)生混亂?，F(xiàn)以圖214所示的3位二進(jìn)制編碼器為例說(shuō)明編碼器的工作原理。圖214中輸入的編碼信號(hào)有8個(gè),分別為I0~I7(圖214中I0省略沒(méi)有畫出),高電平1有效;輸出二進(jìn)制代碼為3位,分別為Y2、Y1、Y0。由圖214可寫出編碼器的輸出邏輯表達(dá)式為根據(jù)式(27)可列出如表25所示的功能表,由該表可知,圖214所示編碼器輸出為原碼,且在任何時(shí)刻只能對(duì)一個(gè)輸入信號(hào)進(jìn)行編碼,不允許有兩個(gè)或兩個(gè)以上的輸入信號(hào)同時(shí)請(qǐng)求編碼,否則輸出的編碼會(huì)發(fā)生混亂,所以是普通編碼器。I0~I7這8個(gè)編碼信號(hào)是相互排斥的,當(dāng)I1~I7都為0時(shí),輸出就是I0的編碼,故I0可以不畫。由于該編碼器有8(23)個(gè)輸入端,3個(gè)輸出端,故又稱為8線3線編碼器。2.2.2二

十進(jìn)制編碼器二

十進(jìn)制編碼器是將十進(jìn)制的十個(gè)數(shù)碼0、1、2、3、4、5、6、7、8、9編成二進(jìn)制代碼的電路,輸入0~9十個(gè)數(shù)碼,輸出二進(jìn)制代碼n為4(2n≥10),故輸出為4位二進(jìn)制代碼。其邏輯圖如圖215所示。圖215中輸入的編碼信號(hào)有10個(gè),分別為I0~I9(圖215中I0省略沒(méi)有畫出),高電平1有效;輸出二進(jìn)制代碼為4位,分別為Y3、Y2、Y1、Y0。由圖215寫出編碼器的輸出邏輯表達(dá)式(請(qǐng)讀者自行寫出),然后列出其功能表如表26所示,由該表可知,圖215所示編碼器輸出為原碼,且為8421BCD碼,同樣在任何時(shí)刻只能對(duì)一個(gè)輸入信號(hào)進(jìn)行編碼,所以是普通編碼器。由于該編碼器有10個(gè)輸入端,4個(gè)輸出端,故又稱為10線4線編碼器。2.2.3優(yōu)先編碼器優(yōu)先編碼器允許同時(shí)輸入兩個(gè)或兩個(gè)以上的編碼信號(hào)。當(dāng)多個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí),只對(duì)其中優(yōu)先級(jí)最高的一個(gè)進(jìn)行編碼,而對(duì)級(jí)別較低的不響應(yīng)。優(yōu)先級(jí)別的高低由設(shè)計(jì)者根據(jù)輸入信號(hào)的輕重緩急而定。1.集成3位二進(jìn)制(8線3線)優(yōu)先編碼器74LS148是一種常用的8線3線優(yōu)先編碼器,圖216所示為74LS148的邏輯符號(hào)和引腳圖,表27為其功能表。由功能表可得出74LS148的功能如下:(1)使能輸入端

低電平有效,即只有在

時(shí)，編碼器才處于工作狀態(tài);而在

時(shí),編碼器處于禁止?fàn)顟B(tài),不論有無(wú)輸入,所有輸出端均被封鎖為高電平。(2)編碼輸入端

低電平0有效,表示有編碼請(qǐng)求。輸入高電平1無(wú)效,表示無(wú)編碼請(qǐng)求。優(yōu)先級(jí)順序?yàn)?即

的優(yōu)先級(jí)最高,然后依次是(3)編碼輸出端

編碼輸出為反碼。(4)選

通

輸

出

端YS和

擴(kuò)

展

端

為

擴(kuò)

展

編

碼

器

的

功

能

而

設(shè)

置。

低

電

平

有

效

=0表示電路工作,而且有編碼輸入;YS高電平有效,當(dāng)YS=0時(shí),電路工作,但無(wú)編碼輸入。如只要

則無(wú)論

中哪個(gè)為0,因

優(yōu)先級(jí)最高,此時(shí)優(yōu)先編碼器只對(duì)

編碼,輸出為

的反碼,即2.集成二

十進(jìn)制(10線4線)優(yōu)先編碼器集成10線-4線優(yōu)先編碼器74LS147的邏輯符號(hào)和引腳圖如圖2-17所示,功能表如表2-8所示。由功能表可知74LS147的功能與74LS148相似。編碼輸入端

低電平有效,優(yōu)先級(jí)最高,次之,其余依此類推,優(yōu)先級(jí)最低。

編碼輸出為8421BCD碼的反碼。當(dāng)

時(shí),其余輸入編碼信號(hào)

不論為0還是1都不起作用,電路只對(duì)

進(jìn)行編碼,輸出

為9的8421BCD碼(1001)的反碼0110。在圖2-17中,沒(méi)有輸入端,這是因?yàn)楫?dāng)

都為高電平1時(shí),輸出=1111,其原碼為0000,相當(dāng)于輸入

請(qǐng)求編碼。任務(wù)2.3譯

碼

器2.3.1二進(jìn)制譯碼器將輸入的n位二進(jìn)制代碼轉(zhuǎn)換為2n

個(gè)信息輸出的電路,稱為二進(jìn)制譯碼器。1.2線4線譯碼器若輸入是2位二進(jìn)制代碼,則有4個(gè)輸出端,所以2位二進(jìn)制譯碼器又可稱為2線4線譯碼器。圖218是2線4線譯碼器的邏輯電路圖。由圖218可寫出邏輯函數(shù)表達(dá)式為根據(jù)式(28)可列出2線4線譯碼器的功能表如表29所示。由表29可看出:圖218所示譯碼器在任一時(shí)刻從A1A0輸入一組代碼,只有一個(gè)輸出端輸出低電平0的譯碼信號(hào),其余輸出都為高電平1。可見,譯碼器的譯碼輸出具有唯一性。2.集成二進(jìn)制譯碼器74LS138圖220是3位二進(jìn)制(3線8線)譯碼器74LS138的引腳圖和邏輯符號(hào)。其中A2、A1、A0為二進(jìn)制代碼輸入端;為輸出端,低電平有效;為3個(gè)選通控制端(使能端),STA為高電平有效,為低電平有效。其功能表如表210所示。3線8線譯碼器74LS138的功能如下:(1)當(dāng)1時(shí),譯碼器禁止工作,所有輸出

封鎖為高電平1。(2)當(dāng)

時(shí)，譯碼器工作。這時(shí),每輸入一個(gè)二進(jìn)制代碼,對(duì)應(yīng)的一個(gè)輸出端為低電平(即輸出為低電平有效),也就是有一個(gè)對(duì)應(yīng)的輸出端被“譯中”。由表210可寫出74LS138的輸出邏輯函數(shù)式為由式(29)可看出,74LS138將輸入3位二進(jìn)制代碼的8種組合都譯出來(lái)了,因此,它的8個(gè)輸出為8個(gè)最小項(xiàng)的與非表達(dá)式,即3.用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)由于二進(jìn)制譯碼器輸出端能提供輸入變量的全部最小項(xiàng),而任何組合邏輯函數(shù)都可以變換為最小項(xiàng)之和的標(biāo)準(zhǔn)與

或式,因此用二進(jìn)制譯碼器和門電路可實(shí)現(xiàn)任何組合邏輯函數(shù)。二進(jìn)制譯碼器既可用來(lái)實(shí)現(xiàn)單輸出邏輯函數(shù),也可用來(lái)實(shí)現(xiàn)多輸出邏輯函數(shù)。用二進(jìn)制譯碼器實(shí)現(xiàn)邏輯函數(shù)時(shí),邏輯函數(shù)的變量數(shù)應(yīng)和譯碼器輸入的代碼變量數(shù)相等。4.二進(jìn)制譯碼器的擴(kuò)展圖222所示為用兩片74LS138組成的4線16線譯碼器的邏輯圖。74LS138(1)為低位片,74LS138(2)為高位片。將低位片的STA接高電平1,高位片的STA和低位片的

相連作A3,同時(shí)將低位片的

和高位片

相連作使能端E,便組成了4線16線譯碼器。其工作原理為:當(dāng)E=1時(shí),兩個(gè)譯碼器都不工作,輸出

都為高電平1。當(dāng)E=0時(shí),譯碼器工作,這時(shí),有以下兩種情況:(1)當(dāng)A3=0時(shí),低位片工作,輸出

由輸入二進(jìn)制代碼A2A1A0決定。由于高位片的STA=A3=0而不能工作,因此輸出

都為高電平1。(2)當(dāng)A3=1時(shí),低位片的

不工作,輸出

都為高電平1。高位片的處于工作狀態(tài),輸出

由輸入二進(jìn)制代碼A2A1A0決定。2.3.2二

十進(jìn)制譯碼器將BCD碼的十組代碼翻譯成0~9十個(gè)對(duì)應(yīng)輸出信號(hào)的電路,稱為二

十進(jìn)制譯碼器。由于有4個(gè)輸入端,10個(gè)輸出端,所以又稱4線10線譯碼器。圖2-23是二

十進(jìn)制(4線10線)譯碼器74LS42的引腳圖和邏輯符號(hào),其功能表如表2-11所示。由表2-11可知,該譯碼器有4個(gè)輸入端A3、A2、A1、A0,輸入8421BCD碼;有10個(gè)輸出端分別與十進(jìn)制數(shù)0~9相對(duì)應(yīng),低電平有效。當(dāng)輸入為0000~1001時(shí),對(duì)應(yīng)的輸出端為低電平,其他輸出端均為高電平;當(dāng)輸入信號(hào)為1010~1111時(shí),輸出全部為無(wú)效的高電平1,為偽碼。當(dāng)輸入信號(hào)A3A2A1A0=0101時(shí),輸出

為有效輸出,其余輸出都為1,為無(wú)效輸出。當(dāng)A3接低電平0時(shí),則74LS42可作3線8線譯碼器使用。2.3.3數(shù)碼顯示譯碼器

在數(shù)字系統(tǒng)中,經(jīng)常需要把測(cè)量數(shù)據(jù)和運(yùn)算結(jié)果用十進(jìn)制數(shù)直觀地顯示出來(lái),以便人們觀測(cè)、查看。因此,數(shù)字顯示電路是數(shù)字系統(tǒng)的重要組成部分。顯示譯碼器主要由譯碼器和驅(qū)動(dòng)器兩部分組成,通常這兩者都集成在一塊芯片中。顯示譯碼器的輸入一般為二

十進(jìn)制代碼,其輸出的信號(hào)用以驅(qū)動(dòng)顯示器件,顯示出十進(jìn)制數(shù)字來(lái)。

1.七段數(shù)字顯示器

常用的七段數(shù)字顯示器有半導(dǎo)體數(shù)碼顯示器(LED)和液晶顯示器(LCD)等。1)七段半導(dǎo)體數(shù)碼顯示器它由七段發(fā)光二極管按分段式封裝而成,如圖224(a)所示,選擇不同段的發(fā)光,可以顯示不同的字形。當(dāng)a、b、c、d、e、f、g段全發(fā)光時(shí),顯示出8;當(dāng)b、c段發(fā)光時(shí),顯示1…,如圖224(b)所示。LED數(shù)碼管中七個(gè)發(fā)光二極管有共陰極和共陽(yáng)極兩種接法，如圖2-25(a)、(b)所示，圖中R為外接限流電阻。共陰接法數(shù)碼管中，當(dāng)某一段輸入端接高電平時(shí)，該段發(fā)光;共陽(yáng)接法數(shù)碼管中，當(dāng)某一段輸入端接低電平時(shí)，該段發(fā)光。因此使用哪種數(shù)碼管一定要與使用的七段顯示譯碼器相配合，共陰接法數(shù)碼顯示器需要配用輸出高電平有效的七段顯示譯碼器，共陽(yáng)接法數(shù)碼顯示器需要配用輸出低電平有效的七段顯示譯碼器。LED數(shù)碼管的優(yōu)點(diǎn)是工作電壓較低、體積小、壽命長(zhǎng)、亮度高、響應(yīng)速度快、工作可靠性高。它的主要缺點(diǎn)是工作電流大,每個(gè)字段的工作電流約為10mA。2)液晶顯示器液晶是既有液體的流動(dòng)性,又有某些光學(xué)特性的有機(jī)化合物,其透明度和顏色受外加電場(chǎng)的控制。利用這一特點(diǎn),液晶可做成電場(chǎng)控制的七段液晶數(shù)碼顯示器,其字形和七段半導(dǎo)體顯示器相近。液晶顯示器在沒(méi)有外加電場(chǎng)時(shí),液晶分子排列整齊,入射的光線絕大部分被反射回來(lái),液晶呈現(xiàn)透明狀態(tài),不顯示數(shù)字。當(dāng)在相應(yīng)字段的電極加上電壓時(shí),液晶中的導(dǎo)電正離子做定向運(yùn)動(dòng),在運(yùn)動(dòng)過(guò)程中不斷撞擊液晶分子,從而破壞了液晶分子的整齊排列,使入射光產(chǎn)生了散射而變得混濁,使原來(lái)透明的液晶變成了暗灰色,從而顯示出相應(yīng)的數(shù)字。當(dāng)外加電壓斷開時(shí),液晶分子又恢復(fù)到整齊排列的狀態(tài),顯示的數(shù)字也隨之消失。液晶顯示器的主要優(yōu)點(diǎn)是功耗極小,工作電壓低。它的主要缺點(diǎn)是顯示的數(shù)字不夠清晰,響應(yīng)速度慢。2.七段顯示譯碼器七段顯示譯碼器把輸入的BCD碼翻譯成驅(qū)動(dòng)七段LED數(shù)碼管各對(duì)應(yīng)段所需電平。圖2-26所示為4線

七段顯示譯碼器/驅(qū)動(dòng)器74HC4511的引腳圖和邏輯符號(hào)。圖中A3~A0為代碼輸入端,輸入8421BCD碼;為消隱輸入端,低電平有效;為燈測(cè)試輸入端,低電平有效;LE為數(shù)據(jù)鎖存輸入端,高電平有效;Ya~Yg為輸出端,高電平有效,可直接驅(qū)動(dòng)共陰數(shù)碼顯示器。其功能如表2-12所示。圖2-27所示為輸出高電平有效的4線

七段譯碼器CC74HC4511與共陰數(shù)碼顯示器的連接圖。圖中R為限流電阻,其值在200~680Ω間選用。任務(wù)2.4病員呼叫數(shù)碼顯示電路設(shè)計(jì)與仿真2.4.1仿真實(shí)驗(yàn):譯碼器邏輯功能測(cè)試譯碼器邏輯功能測(cè)試仿真實(shí)驗(yàn)步驟如下:(1)按圖2-28連接74LS138功能測(cè)試圖,設(shè)置字信號(hào)發(fā)生器輸出為二進(jìn)制碼,觀察輸出狀態(tài)的變化并在圖2-29中畫出。(2)按圖2-30連接74LS142功能測(cè)試圖,設(shè)置字信號(hào)發(fā)生器輸出為8421BCD碼,觀察輸出狀態(tài)。(3)按圖2-31連接數(shù)碼譯碼顯示電路,設(shè)置字信號(hào)發(fā)生器輸出為8421BCD碼,觀察字符變化情況。2.4.2實(shí)驗(yàn):編碼器和譯碼器邏輯功能測(cè)試1.實(shí)驗(yàn)?zāi)康?1)掌握74LS148、74LS138的邏輯功能。(2)掌握七段顯示譯碼器與數(shù)碼管的使用。2.實(shí)驗(yàn)設(shè)備與器件(1)數(shù)字電子技術(shù)實(shí)驗(yàn)儀或?qū)嶒?yàn)箱。(2)集成塊:74LS148、74LS138(CC4511、共陰數(shù)碼管實(shí)驗(yàn)箱上已有)。(3)導(dǎo)線。3.實(shí)驗(yàn)內(nèi)容及步驟1)74LS148編碼器邏輯功能測(cè)試2)74LS138譯碼器邏輯功能測(cè)試3)用CD4511驅(qū)動(dòng)共陰數(shù)碼管顯示數(shù)字將實(shí)驗(yàn)裝置上的七段數(shù)碼管顯示部分的顯示譯碼/驅(qū)動(dòng)器CC4511的輸入口Ai、Bi、Ci、Di(有6組,選擇其中一組如A3B3C3D3)接至邏輯電平開關(guān)輸出口,COM3與電源輸出模塊的地相連,撥動(dòng)邏輯電平開關(guān),觀察邏輯電平開關(guān)撥動(dòng)的四位數(shù)與LED數(shù)碼管顯示的對(duì)應(yīng)數(shù)字是否一致。4.實(shí)驗(yàn)預(yù)習(xí)要求(1)復(fù)習(xí)有關(guān)編碼器和譯碼器的原理。(2)根據(jù)實(shí)驗(yàn)任務(wù),畫出所需的實(shí)驗(yàn)電路及記錄表格。5.實(shí)驗(yàn)報(bào)告(1)將測(cè)得的數(shù)據(jù)填入表格,對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析、討論。(2)總結(jié)74LS148、74LS138的功能。2.4.3病員呼叫數(shù)碼顯示電路的設(shè)計(jì)與仿真測(cè)試試用74LS147設(shè)計(jì)一個(gè)病員呼叫數(shù)碼顯示電路,實(shí)現(xiàn)以下功能:(1)用1~9個(gè)開關(guān)模擬9個(gè)病房的呼叫輸入信號(hào),9號(hào)病員的病情最為嚴(yán)重(優(yōu)先級(jí)最高),8、7、6、5…病情依次減弱,1號(hào)病情最輕(即9~1優(yōu)先級(jí)依次降低)。(2)用一個(gè)數(shù)碼管顯示呼叫信號(hào)的號(hào)碼:沒(méi)信號(hào)呼叫時(shí)顯示0;當(dāng)有多人呼叫時(shí),病情嚴(yán)重者優(yōu)先,顯示優(yōu)先級(jí)最高的呼叫號(hào)。用Multisim設(shè)計(jì)并驗(yàn)證其功能的正確性,參考電路如圖2-32所示。任務(wù)2.5數(shù)

據(jù)

選

擇

器能夠根據(jù)地址碼的要求,從多路輸入數(shù)據(jù)中選擇其中一路輸出的電路,稱為數(shù)據(jù)選擇器,又稱多路選擇器,它的作用與圖233所示的單刀多擲開關(guān)相似。通過(guò)地址信號(hào)A1、A0的作用,從輸入數(shù)據(jù)D3、D2、D1、D0中選擇一路數(shù)據(jù)輸出。可見一個(gè)4選1的數(shù)據(jù)選擇器需有2位地址輸入端,它共有22=4種不同的組合,每一種組合可選擇對(duì)應(yīng)的一路數(shù)據(jù)輸出。同理一個(gè)8選1的數(shù)據(jù)選擇器,應(yīng)有3位地址輸入端。其余依此類推。2.5.14選1數(shù)據(jù)選擇器圖2-34所示為4選1數(shù)據(jù)選擇器的邏輯圖,圖中A1、A0為地址輸入端,D0~D3為數(shù)據(jù)輸入端,Y為數(shù)據(jù)輸出端,為使能端,又稱選通端,輸入低電平有效。由邏輯圖得邏輯函數(shù)表達(dá)式為由邏輯函數(shù)表達(dá)式(2-12)可列出功能表如表2-13所示。2.5.2集成8選1數(shù)據(jù)選擇器74LS1512.5.3用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)由式(213)和式(218)數(shù)據(jù)選擇器的輸出邏輯表達(dá)式可看出:在輸入數(shù)據(jù)全部為1時(shí),輸出Y為輸入地址變量全體最小項(xiàng)的和,在輸入數(shù)據(jù)全部為0時(shí),輸出Y為0。而任何一個(gè)邏輯函數(shù)都可表示成最小項(xiàng)表達(dá)式,因此用數(shù)據(jù)選擇器可實(shí)現(xiàn)組合邏輯函數(shù)。由于數(shù)據(jù)選擇器的輸出邏輯表達(dá)式中包含要實(shí)現(xiàn)邏輯函數(shù)的全部最小項(xiàng),因此,用數(shù)據(jù)選