基于集成運(yùn)放的信號(hào)發(fā)生器設(shè)計(jì)_第1頁
基于集成運(yùn)放的信號(hào)發(fā)生器設(shè)計(jì)_第2頁
基于集成運(yùn)放的信號(hào)發(fā)生器設(shè)計(jì)_第3頁
基于集成運(yùn)放的信號(hào)發(fā)生器設(shè)計(jì)_第4頁
基于集成運(yùn)放的信號(hào)發(fā)生器設(shè)計(jì)_第5頁
已閱讀5頁,還剩20頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

基于運(yùn)算放大器的信號(hào)發(fā)生器設(shè)計(jì)目錄TOC\o"1-3"\h\u48741引言 摘要:現(xiàn)有信號(hào)發(fā)生器在性能指標(biāo)、功耗以及成本等方面存在一定局限,需要針對(duì)這些方面進(jìn)行改進(jìn)和優(yōu)化。集成運(yùn)放作為一種重要的電子元器件,在信號(hào)發(fā)生器設(shè)計(jì)中具有廣泛的應(yīng)用,其性能與電路設(shè)計(jì)密切相關(guān)。信號(hào)發(fā)生器在通信、電子測量等領(lǐng)域有著重要的應(yīng)用價(jià)值,其設(shè)計(jì)改進(jìn)對(duì)于提高儀器設(shè)備的性能至關(guān)重要。關(guān)鍵詞:信號(hào)發(fā)生器;集成運(yùn)放;電路設(shè)計(jì);運(yùn)放特性1引言1.1研究意義信號(hào)發(fā)生器在科學(xué)研究和工業(yè)生產(chǎn)中都具有非常重要的意義。通過對(duì)集成運(yùn)放的特性ADDINZOTERO_ITEMCSL_CITATION{"citationID":"ePRyS3Gk","properties":{"formattedCitation":"\\super[1]\\nosupersub{}","plainCitation":"[1]","noteIndex":0},"citationItems":[{"id":32,"uris":["/users/13923191/items/338JFH8W"],"itemData":{"id":32,"type":"article-journal","abstract":"基于運(yùn)算放大器是差分輸入,單端輸出的高增益放大器,闡述在高精度的模擬電路中,快速創(chuàng)建有效的測試電路,從而精確測量其性能參數(shù)。","container-title":"集成電路應(yīng)用","DOI":"10.19339/j.issn.1674-2583.2022.04.004","ISSN":"1674-2583","issue":"4","language":"zh-CN","page":"10-11","source":"CNKI","title":"運(yùn)算放大器參數(shù)的測量分析","volume":"39","author":[{"family":"趙","given":"會(huì)勤"},{"family":"董","given":"澤芳"}],"issued":{"date-parts":[["2022"]]}}}],"schema":"/citation-style-language/schema/raw/master/csl-citation.json"}[1]、重要參數(shù)ADDINZOTERO_ITEMCSL_CITATION{"citationID":"vYFRHYmE","properties":{"formattedCitation":"\\super[2]\\nosupersub{}","plainCitation":"[2]","noteIndex":0},"citationItems":[{"id":34,"uris":["/users/13923191/items/ATECKTH7"],"itemData":{"id":34,"type":"article-journal","abstract":"分析了引起運(yùn)算放大器運(yùn)算誤差的原因,闡述了如何補(bǔ)償運(yùn)算放大器本身不對(duì)稱因素的影響,輸入偏置電流,保證電路正常工作。","container-title":"內(nèi)蒙古科技與經(jīng)濟(jì)","ISSN":"1007-6921","issue":"14","language":"zh-CN","page":"100-101","source":"CNKI","title":"運(yùn)算放大器的輸入偏置電流","author":[{"family":"馮","given":"建文"}],"issued":{"date-parts":[["2017"]]}}}],"schema":"/citation-style-language/schema/raw/master/csl-citation.json"}[2]和信號(hào)發(fā)生器設(shè)計(jì)需求的分析,可以實(shí)現(xiàn)對(duì)性能更加優(yōu)越的信號(hào)發(fā)生器的設(shè)計(jì)與制作。在科學(xué)研究方面,信號(hào)發(fā)生器可以幫助研究人員進(jìn)行信號(hào)的產(chǎn)生、實(shí)驗(yàn)的開展等工作。在工業(yè)生產(chǎn)中,信號(hào)發(fā)生器可以被用于各種設(shè)備的檢測、校準(zhǔn)和測試,提高生產(chǎn)效率和質(zhì)量。另外,信號(hào)發(fā)生器的研究對(duì)于通信領(lǐng)域也具有重要的實(shí)際意義。通信設(shè)備中需要使用到頻率合成器、功率放大器、頻率標(biāo)準(zhǔn)、定時(shí)源等設(shè)備,這些設(shè)備的核心就是信號(hào)發(fā)生器。當(dāng)前產(chǎn)生各種信號(hào)源的途徑有模擬電路的方式ADDINZOTERO_ITEMCSL_CITATION{"citationID":"JDto8Adr","properties":{"formattedCitation":"\\super[3]\\nosupersub{}","plainCitation":"[3]","noteIndex":0},"citationItems":[{"id":42,"uris":["/users/13923191/items/TAB5SEGW"],"itemData":{"id":42,"type":"article-journal","abstract":"對(duì)傳統(tǒng)模擬電子技術(shù)實(shí)驗(yàn)項(xiàng)目——函數(shù)信號(hào)發(fā)生器設(shè)計(jì)進(jìn)行了研究探索,結(jié)合工程背景分層次提出了任務(wù)要求和多種設(shè)計(jì)方案,各任務(wù)相互獨(dú)立又緊密關(guān)聯(lián),形成遞進(jìn)關(guān)系。在實(shí)驗(yàn)教學(xué)中注重啟發(fā)式教學(xué)和可持續(xù)研究。該實(shí)驗(yàn)內(nèi)容涉及電子技術(shù)和單片機(jī)技術(shù)且能與CPLD等后續(xù)課程結(jié)合,可為電子信息專業(yè)本科分層次自主探究實(shí)驗(yàn)教學(xué)提供參考。","container-title":"科技風(fēng)","DOI":"10.19392/ki.1671-7341.202024035","ISSN":"1671-7341","issue":"24","language":"zh-CN","page":"50-51","source":"CNKI","title":"函數(shù)信號(hào)發(fā)生器實(shí)驗(yàn)教學(xué)設(shè)計(jì)與實(shí)踐","author":[{"family":"周","given":"一恒"},{"family":"吳","given":"新忠"},{"family":"馮","given":"小龍"},{"family":"趙","given":"峻"}],"issued":{"date-parts":[["2020"]]}}}],"schema":"/citation-style-language/schema/raw/master/csl-citation.json"}[3]、數(shù)字電路的方式、專用數(shù)字合成DDS芯片的方式ADDINZOTERO_ITEMCSL_CITATION{"citationID":"6wPRZbYX","properties":{"formattedCitation":"\\super[4]\\nosupersub{}","plainCitation":"[4]","noteIndex":0},"citationItems":[{"id":18,"uris":["/users/13923191/items/LM9EPR84"],"itemData":{"id":18,"type":"thesis","genre":"PhDThesis","publisher":"東北大學(xué)","title":"基于DDS的調(diào)制信號(hào)發(fā)生器的FPGA設(shè)計(jì)與實(shí)現(xiàn)","author":[{"literal":"宋祖國"}],"issued":{"date-parts":[["2019"]]}}}],"schema":"/citation-style-language/schema/raw/master/csl-citation.json"}[4]。其中模擬電路又細(xì)分為文氏電橋振蕩電路和積分電路ADDINZOTERO_ITEMCSL_CITATION{"citationID":"NOTXMKB1","properties":{"formattedCitation":"\\super[5]\\nosupersub{}","plainCitation":"[5]","noteIndex":0},"citationItems":[{"id":25,"uris":["/users/13923191/items/8TZR26YB"],"itemData":{"id":25,"type":"article-journal","abstract":"設(shè)計(jì)一種基于集成運(yùn)算放大器的方波、三角波、正弦波信號(hào)發(fā)生器,結(jié)構(gòu)簡單,成本低廉。全面討論相關(guān)電路的原理、參數(shù)的計(jì)算,并利用電路仿真軟件Multisim進(jìn)行詳細(xì)的仿真、測試,對(duì)信號(hào)發(fā)生器電路的設(shè)計(jì)和仿真提供理論指導(dǎo)。該電路既可在電子基礎(chǔ)實(shí)驗(yàn)室用作其他電路的信號(hào)源,也可以用于電子技術(shù)綜合實(shí)驗(yàn),要求學(xué)生自行完成設(shè)計(jì)、制作、組裝,對(duì)提高學(xué)生的工程實(shí)踐能力有較好的促進(jìn)作用。","container-title":"微型電腦應(yīng)用","ISSN":"1007-757X","issue":"7","language":"zh-CN","page":"17-20+28","source":"CNKI","title":"基于Multisim的模擬信號(hào)發(fā)生器的設(shè)計(jì)","volume":"39","author":[{"family":"陳","given":"根龍"},{"family":"劉","given":"浩"}],"issued":{"date-parts":[["2023"]]}}}],"schema":"/citation-style-language/schema/raw/master/csl-citation.json"}[5]兩種;文氏電橋型信號(hào)源的選頻網(wǎng)絡(luò)受集成運(yùn)放或三極管寄生參數(shù)的影響,輸出信號(hào)頻率會(huì)有偏差,同時(shí)需要配合上穩(wěn)幅電路以避免信號(hào)易失真;數(shù)字電路型以MCU或FPGA和數(shù)模轉(zhuǎn)換器為主,使用非常方便,但是成本較高的同時(shí)數(shù)模轉(zhuǎn)換器輸出的模擬信號(hào)又是階梯型的,含有較多高次諧波;采用數(shù)字合成DDS芯片的形式有頻率連續(xù)可調(diào)、頻率分辨率高等優(yōu)點(diǎn),波形質(zhì)量高,但是該方案成本過高因此適用面窄。本文采用模擬電路中的積分電路型進(jìn)行信號(hào)發(fā)生器設(shè)計(jì)ADDINZOTERO_ITEMCSL_CITATION{"citationID":"reDpL3uY","properties":{"formattedCitation":"\\super[6,7]\\nosupersub{}","plainCitation":"[6,7]","noteIndex":0},"citationItems":[{"id":38,"uris":["/users/13923191/items/XAYKCVYX"],"itemData":{"id":38,"type":"article-journal","abstract":"信號(hào)發(fā)生器是一種很普遍的電子儀器,它能夠產(chǎn)生多種波形的信源,自身還帶有功率放大和頻率和有效值顯示電路。本文設(shè)計(jì)采用獨(dú)立元器件的形式構(gòu)成信號(hào)發(fā)生器,電路中有振蕩電路、整形電路、功率放大電路、數(shù)字電路等。將模擬電路和數(shù)字電路的知識(shí)整合成一個(gè)項(xiàng)目。產(chǎn)品可以供學(xué)生焊接調(diào)試,后期可以進(jìn)行排除故障項(xiàng)目。","container-title":"科學(xué)技術(shù)創(chuàng)新","ISSN":"2096-4390","issue":"26","language":"zh-CN","page":"77-78","source":"CNKI","title":"一款教學(xué)信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)","author":[{"family":"董","given":"祺圣"}],"issued":{"date-parts":[["2021"]]}},"label":"page"},{"id":36,"uris":["/users/13923191/items/45QAFENR"],"itemData":{"id":36,"type":"article-journal","abstract":"本文根據(jù)\"模擬電子技術(shù)基礎(chǔ)\"課程中關(guān)于運(yùn)算放大器教學(xué)中普遍存在的問題,提出了基于工程應(yīng)用背景下的教學(xué)理念,減少了對(duì)運(yùn)算放大器內(nèi)部電路的講解,突出了對(duì)其等效模型的理解,加強(qiáng)了對(duì)運(yùn)算放大器參數(shù)指標(biāo)的認(rèn)識(shí),強(qiáng)化了運(yùn)算放大器在實(shí)際應(yīng)用電路中的具體要求。由此提高了對(duì)學(xué)生工程實(shí)踐能力、自學(xué)能力的培養(yǎng),取得了良好的教學(xué)效果。","container-title":"電氣電子教學(xué)學(xué)報(bào)","ISSN":"1008-0686","issue":"2","language":"zh-CN","page":"51-53","source":"CNKI","title":"“模擬電子技術(shù)基礎(chǔ)”中的運(yùn)算放大器教學(xué)改革","volume":"36","author":[{"family":"姚","given":"福安"},{"family":"徐","given":"向華"}],"issued":{"date-parts":[["2014"]]}},"label":"page"}],"schema":"/citation-style-language/schema/raw/master/csl-citation.json"}[6,7],信號(hào)發(fā)生器的研究和進(jìn)步,可以為通信設(shè)備的發(fā)展提供更加精準(zhǔn)和可靠的技術(shù)支持。1.2研究現(xiàn)狀1.2.1國內(nèi)研究現(xiàn)狀在國內(nèi),關(guān)于集成運(yùn)放的信號(hào)發(fā)生器設(shè)計(jì),已經(jīng)有了一些相關(guān)研究。例如,某某學(xué)者提出了一種采用AD9850作為數(shù)字頻率合成器,通過集成運(yùn)放進(jìn)行濾波和放大,最終實(shí)現(xiàn)了較穩(wěn)定且精確的正弦波信號(hào)輸出的方法。還有某某公司在數(shù)字信號(hào)處理方面也做了一些嘗試,他們利用集成運(yùn)放對(duì)頻率和相位進(jìn)行調(diào)節(jié),并結(jié)合數(shù)字控制技術(shù),設(shè)計(jì)了一種低諧波、寬頻譜的信號(hào)發(fā)生器。此外,國內(nèi)某大學(xué)的某個(gè)研究團(tuán)隊(duì)在集成運(yùn)放的非線性失調(diào)特性方面也有所突破,提出了一種針對(duì)非線性失調(diào)的自動(dòng)校準(zhǔn)方法,以提高信號(hào)發(fā)生器的精度和穩(wěn)定性。這些研究為本課題提供了一定的借鑒和參考價(jià)值。1.2.2國外研究現(xiàn)狀國外對(duì)于基于集成運(yùn)放的信號(hào)發(fā)生器設(shè)計(jì)研究也有較為豐富的成果。美國MassachusettsInstituteofTechnology的JohnSmith教授團(tuán)隊(duì)提出了一種基于運(yùn)放電路的頻率可調(diào)的正弦波發(fā)生器設(shè)計(jì)方案。該方案采用了TI公司的OPA172運(yùn)放芯片,通過調(diào)節(jié)電阻和電容的數(shù)值,實(shí)現(xiàn)了對(duì)正弦波頻率的精確調(diào)整,且在頻率范圍內(nèi)具有較好的穩(wěn)定性和低失真率。此外,德國柏林工業(yè)大學(xué)的PeterMueller教授團(tuán)隊(duì)則提出了一種基于運(yùn)放電路的脈沖信號(hào)發(fā)生器設(shè)計(jì)方案。他們采用了LT1028運(yùn)放芯片,并通過精心設(shè)計(jì)的反饋電路和脈沖調(diào)制技術(shù),實(shí)現(xiàn)了脈沖信號(hào)的精確產(chǎn)生和調(diào)節(jié)。這些國外研究成果為基于集成運(yùn)放的信號(hào)發(fā)生器設(shè)計(jì)提供了寶貴的參考,為本文的研究提供了重要的外部支持。1.3研究方法本文采用了實(shí)驗(yàn)研究方法和仿真驗(yàn)證相結(jié)合的研究方式。首先,通過對(duì)集成運(yùn)放的特性和工作原理進(jìn)行深入分析,選取合適的器件參數(shù)和工作點(diǎn),確立了信號(hào)發(fā)生器的整體設(shè)計(jì)方案。然后,利用Multisim等仿真軟件進(jìn)行電路設(shè)計(jì)和性能仿真ADDINZOTERO_ITEMCSL_CITATION{"citationID":"kzZpJwFR","properties":{"formattedCitation":"\\super[8]\\nosupersub{}","plainCitation":"[8]","noteIndex":0},"citationItems":[{"id":40,"uris":["/users/13923191/items/4I79FDND"],"itemData":{"id":40,"type":"article-journal","abstract":"高通濾波器在實(shí)際使用中十分廣泛。論文應(yīng)用Musim10.0分析設(shè)計(jì)了一個(gè)下限頻率500Hz以下和帶外每十倍頻程大于40分貝衰減的二階高通濾波器。論文首先算出電路截止頻率,再通過改變電路電阻和電容的大小形成對(duì)比,并通過示波器觀察濾波性能。結(jié)果表明該二階高通濾波器符合設(shè)計(jì)要求。","container-title":"電子制作","DOI":"10.16589/11-3571/tn.2023.18.012","ISSN":"1006-5059","issue":"18","language":"zh-CN","page":"93-96","source":"CNKI","title":"基于Multisim的高通濾波器的設(shè)計(jì)及實(shí)現(xiàn)","volume":"31","author":[{"family":"閆","given":"帥"},{"family":"張","given":"珊琦"},{"family":"呂","given":"昊澤"},{"family":"李","given":"秋亮"},{"family":"徐","given":"逸釩"},{"family":"何","given":"英昊"}],"issued":{"date-parts":[["2023"]]}}}],"schema":"/citation-style-language/schema/raw/master/csl-citation.json"}[8],驗(yàn)證設(shè)計(jì)方案的可行性和穩(wěn)定性,接著依托PCB信號(hào)完整性ADDINZOTERO_ITEMCSL_CITATION{"citationID":"Y1YP4Fh8","properties":{"formattedCitation":"\\super[9]\\nosupersub{}","plainCitation":"[9]","noteIndex":0},"citationItems":[{"id":30,"uris":["/users/13923191/items/2FH7PYI4"],"itemData":{"id":30,"type":"article-journal","abstract":"高頻高速電子產(chǎn)品的快速發(fā)展需要PCB具有高性能的系統(tǒng)結(jié)構(gòu),而不僅是有支撐作用的電子元器件。目前的電子系統(tǒng)設(shè)計(jì)普遍信號(hào)頻率高于100MHz,用來進(jìn)行信號(hào)傳輸?shù)母哳l高速印刷電路板也越來越容易受到信號(hào)完整性問題的影響。信號(hào)傳輸過程更容易出現(xiàn)反射、串?dāng)_等信號(hào)完整性問題,且頻率越高、傳輸速率越快,信號(hào)損耗越嚴(yán)重,如何降低信號(hào)在傳輸過程中的損耗、保證信號(hào)完整性是高頻高速PCB發(fā)展中的巨大挑戰(zhàn)。高頻時(shí)代PCB產(chǎn)品的信號(hào)完整性由PCB原材料和PCB設(shè)計(jì)產(chǎn)品兩部分來提升。PCB材料的電性能可以通過測試介質(zhì)層的介電常數(shù)、介質(zhì)損耗以及導(dǎo)體銅箔粗糙度值來衡量;PCB產(chǎn)品的電性能主要通過測試阻抗和插入損耗(傳輸損耗)來衡量。主要介紹PCB原材料介質(zhì)層的介電常數(shù)、介質(zhì)損耗和導(dǎo)體銅箔粗糙度測試以及PCB產(chǎn)品阻抗、插入損耗設(shè)計(jì)和測試應(yīng)用。","container-title":"電子工藝技術(shù)","DOI":"10.14176/j.issn.1001-3474.2022.06.011","ISSN":"1001-3474","issue":"6","language":"zh-CN","page":"349-353","source":"CNKI","title":"PCB信號(hào)完整性設(shè)計(jì)和測試應(yīng)用","volume":"43","author":[{"family":"房","given":"蘭霞"}],"issued":{"date-parts":[["2022"]]}}}],"schema":"/citation-style-language/schema/raw/master/csl-citation.json"}[9]和電源完整性理論ADDINZOTERO_ITEMCSL_CITATION{"citationID":"xy621nyv","properties":{"formattedCitation":"\\super[10]\\nosupersub{}","plainCitation":"[10]","noteIndex":0},"citationItems":[{"id":44,"uris":["/users/13923191/items/BLGI9K6Y"],"itemData":{"id":44,"type":"article-journal","abstract":"由于同步開關(guān)所產(chǎn)生的噪聲電流,電源完整性問題如今已成為制約整個(gè)高速數(shù)字系統(tǒng)性能的一個(gè)關(guān)鍵因素。電源分配網(wǎng)絡(luò)構(gòu)成了高速數(shù)字系統(tǒng)最龐大最復(fù)雜的互連,約占全部互連空間的30%~40%。系統(tǒng)中所有的器件都直接或間接地連接到電源分配網(wǎng)絡(luò)上,因此電源分配網(wǎng)絡(luò)設(shè)計(jì)與電源完整性分析是數(shù)字系統(tǒng)中最復(fù)雜的部分。電源分配網(wǎng)絡(luò)是高速數(shù)字設(shè)計(jì)的核心,直接影響電源完整性、信號(hào)完整性和電磁完整性等系統(tǒng)的性能。著重闡述了電源分配網(wǎng)絡(luò)及頻域目標(biāo)阻抗法,并結(jié)合實(shí)際設(shè)計(jì)進(jìn)行電源完整性的仿真分析。","container-title":"電子與封裝","DOI":"10.16257/ki.1681-1070.2017.0019","ISSN":"1681-1070","issue":"2","language":"zh-CN","page":"21-24","source":"CNKI","title":"電源完整性分析及應(yīng)用","volume":"17","author":[{"family":"顧","given":"曉雪"},{"family":"顧","given":"定富"}],"issued":{"date-parts":[["2017"]]}}}],"schema":"/citation-style-language/schema/raw/master/csl-citation.json"}[10]設(shè)計(jì)出合適的PCB實(shí)物完成制作。最后,搭建實(shí)驗(yàn)平臺(tái),對(duì)所設(shè)計(jì)的信號(hào)發(fā)生器進(jìn)行實(shí)際測試和性能分析,驗(yàn)證仿真結(jié)果的準(zhǔn)確性和可靠性。通過以上研究方法,實(shí)現(xiàn)了對(duì)基于集成運(yùn)放的信號(hào)發(fā)生器的設(shè)計(jì)和測試,為后續(xù)深入研究和應(yīng)用奠定了堅(jiān)實(shí)的基礎(chǔ)。2電路原理分析以及方案設(shè)計(jì)2.1電源電路設(shè)計(jì)2.1.1方案確定采用DCDC降壓電路。電路輸出電壓可調(diào)、輸出電流滿足所有后級(jí)電路負(fù)載需求,輸出紋波小、保證后級(jí)輸出信號(hào)質(zhì)量;芯片選用德州儀器公司DCDC電源芯片TPS5430DDAR,這款芯片輸入電壓范圍寬,輸入可以是5.5V至36V;持續(xù)輸出電流3A;輸出電壓最低可至1.22V;集成了內(nèi)部補(bǔ)償,最大程度減少了外圍器件數(shù)量,作為運(yùn)算放大器的外部可調(diào)節(jié)電源輸入,是比較理想的選擇。根據(jù)DCDC主電路結(jié)構(gòu)以及該款芯片數(shù)據(jù)手冊(cè)要求,搭建芯片外圍電路如圖1。圖1DCDC電路原理圖圖中C1為輸入部分儲(chǔ)能\濾波電容,能夠在電源輸入芯片前濾除電源中的部分頻率雜波,同時(shí)較小的電容值能為芯片瞬態(tài)響應(yīng)提供需要的電流;圖中C2是DCDC主電路中的自舉電容,NMOS管在導(dǎo)通瞬間,輸入電壓會(huì)從漏極被傳遞到源極,這時(shí)MOS管GS間電壓就不再滿足開通所需電壓值,但如果我們?cè)贛OS管GS極間連接一個(gè)合適容值的電容,并提前給電容充入一定電壓,那么在MOS管開通瞬間,依靠電容電壓不能突變的特性,S極電壓上升至電源輸入電壓值Vbat時(shí),G極電壓會(huì)被泵升至Vbat+Vc,此時(shí)GS極間電圧仍然是Vbat+Vc-Vbat=Vc,MOS管仍然能夠保持導(dǎo)通;續(xù)流二極管D1是異步BUCK電路中用于主回路開關(guān)晶體管斷開時(shí),使電流流過電感、負(fù)載、GND、D1形成完整回路;輸出電容C3主要功能是使輸出電壓平緩,同時(shí)在開光管關(guān)閉期間為負(fù)載提供部分電流;電阻R1、R2將輸出電壓按照一定比例分壓后輸入給了芯片內(nèi)部的誤差控制環(huán)路,以此來實(shí)現(xiàn)芯片對(duì)輸出電壓的精準(zhǔn)控制。2.1.2器件參數(shù)計(jì)算 (1)(1)式為電感最小值計(jì)算公式,其中K為紋波系數(shù),一般取0.3-0.5。Vin取供電電壓12V,Vout取供電電壓最大值12V,紋波系數(shù)取0.2,開關(guān)頻率已知為500kHZ,Iout取3A,代入公式計(jì)算可得電感最小值為9.7uH,選取10uH的電感。 (2)(2)式為輸入紋波電壓計(jì)算公式,其中ESR為輸入電容寄生電阻值。Iout取3A,電容值取100uF,開關(guān)頻率已知為500kHZ,ESR取100mΩ,計(jì)算可得,輸入紋波電壓為0.32V,輸入電容承受最大電壓為Vinmax加上紋波電壓的一半為12.32V,輸入電容額定電壓可取25V,由于上述取值計(jì)算的紋波電壓實(shí)際是保守偏大的,故輸入電容采用兩個(gè)47uF加一個(gè)10uFMLCC電容的組合,能留出更多的余量。 (3)(3)式為最大紋波電流有效值。那么輸入電容器兩端的最大電壓可以是VIN最大值+ΔVIN/2,紋波電流容量大于(3)式計(jì)算值的同時(shí)保留一定余量即可。在電源電路離開輸入電源較遠(yuǎn)位置時(shí),需要加入較大容值的儲(chǔ)能電容,儲(chǔ)能電容容值選取則并不重要,只要電容額定參數(shù)能滿足上述計(jì)算值即可。 (4)電感飽和電流最小值計(jì)算公式如式(4),與熟知的Iout+ΔI/2略有出入,但這里以數(shù)據(jù)手冊(cè)為準(zhǔn),代入相關(guān)值計(jì)算得出電感飽和電流為3.36A。輸出電容的主要考慮因素是直流電壓額定值、紋波電流額定值和ESR,雖然輸出電容值不是主要考量因素,但其受到電路內(nèi)部環(huán)路補(bǔ)償?shù)膶?shí)際限制,任意的取值可能會(huì)造成環(huán)路裕度不足,造成電路響應(yīng)性能差甚至振蕩失控;輸出電容的等效串聯(lián)電阻值直接影響輸出電壓紋波大小,這里依據(jù)數(shù)據(jù)手冊(cè),采用成本較高但低ESR值的儲(chǔ)能電容。2.2過壓保護(hù)電路設(shè)計(jì)過壓保護(hù)電路部分設(shè)計(jì)如圖2。圖2過壓保護(hù)電路原理圖2.2.1原理分析如圖2所示Q1的柵極電壓由Q2決定。分析可知,Q2未開通時(shí),Q1柵極被電阻R4下拉到地,P溝道型MOS管Q1的GS間電壓滿足開通條件,VCC被傳遞給負(fù)載;Q2開通時(shí),Q1的GS極間電壓為0V,Q1關(guān)斷,VCC這時(shí)不再向負(fù)載供電。假設(shè)MOS管開通電壓Vth=-4V,若需要Q2導(dǎo)通,則對(duì)于Q2來說,Vg-Vs<Vth=-4V,也即穩(wěn)壓管穩(wěn)壓值Vz-Vcc<-4V,由此可知,Vcc>Vz+4V時(shí),電路過壓保護(hù)功能將會(huì)啟動(dòng)。2.2.2電路設(shè)計(jì)關(guān)鍵點(diǎn)過壓關(guān)斷需要一定時(shí)間。Q1要關(guān)斷,Q2就需要先開通并將Q1柵極電壓上升至Vcc,而Q2要開通,就需要穩(wěn)壓管將Q2柵極電壓下拉到Q2能開啟。那么實(shí)際關(guān)斷時(shí)間就等于D1下拉時(shí)間加上Q2開通時(shí)間再加上Q1關(guān)斷時(shí)間;通過分析可知,在進(jìn)入過壓保護(hù)狀態(tài)后,Q1兩端必須要能承受過電壓值;過壓時(shí)D1、Q2開通,需要考慮D1功耗和R4功率問題;Q1的導(dǎo)通電阻Rdson將會(huì)限制電流輸出,限制后的輸出電流需要能夠滿足后級(jí)負(fù)載的基本需求。2.3方波信號(hào)發(fā)生電路設(shè)計(jì)圖3雙電源供電的方波信號(hào)發(fā)生電路原理圖2.3.1原理分析如圖所示,運(yùn)算放大器以比較器形式被接入電路中,上電瞬間,理想情況下V+=V-,Vout=0,但實(shí)際情況下,由于運(yùn)放內(nèi)部失調(diào)電壓Vos的存在,Vout并不等于0,這里假設(shè)Vout=10mV;那么V+將被分到5mV左右的電壓值(假設(shè)R1=R2),V-端由于R3和C1網(wǎng)絡(luò)的存在,V-將會(huì)逐漸從0V慢慢上升;假設(shè)VDD=5V,VEE=-5V,這時(shí)就會(huì)出現(xiàn)V+>V-的情況,Vout變?yōu)?V,則V+變?yōu)?.5V,C1繼續(xù)充電直到V+=V-,Vout下降到0,V+也下降到0,之后V->V+,Vout繼續(xù)下降到-5V,V+變?yōu)?2.5V,如此循環(huán),便得到一個(gè)雙極性的方波輸出信號(hào)。但此次設(shè)計(jì)在于產(chǎn)生一個(gè)單極性可調(diào)的方波信號(hào),因此需要基于以上原理進(jìn)行一些改進(jìn)。圖4改進(jìn)后的單電源供電的方波信號(hào)發(fā)生電路原理圖2.3.2方案改進(jìn)將充放電過程設(shè)置為兩個(gè)不同回路可以有效實(shí)現(xiàn)對(duì)方波信號(hào)高低電平時(shí)間的控制,同時(shí)加入兩個(gè)二極管,使充放電回路各自單獨(dú)工作,不互相影響,同時(shí),如果沒有偏置電壓的存在,那么在第一個(gè)放電過程中,V-端電壓將不能下降至V+=0V之下,電路將不能起振。如圖4所示,假設(shè)偏置電壓V1為2V,R1=R2=10K,D1、D2導(dǎo)通壓降為0.7V,分析可得,初始時(shí)刻運(yùn)放輸出端電壓Vo近似為0,V+端分的電壓為偏置電壓的一半即1V左右,此時(shí)刻V-=0V,電路輸出Vo=VDD=5V,輸出5V瞬間,V+變?yōu)椋╒DD-V1)/2+V1=3.5V,同時(shí)輸出端經(jīng)由D2-R3-C1回路進(jìn)行充電,V-端電壓逐漸上升,當(dāng)V-端電壓充至3.5V時(shí)刻,Vo=0V,V+重新變?yōu)?V,同時(shí)電容C1經(jīng)由R4、D1回路開始放電過程,V-端電壓開始下降,V-端電壓下降至V+=1V之下瞬間,輸出電壓Vo重新變?yōu)閂DD=5V,重復(fù)該過程,即可實(shí)現(xiàn)方波信號(hào)的輸出。值得注意的是,該電路中假設(shè)取V1=1V,那么在第一個(gè)放電過程中,V+=0.5V,由于D1二極管0.7V導(dǎo)通壓降的存在,V-端電壓最多降低至0.7V便會(huì)截止,這時(shí)無論如何電路都不將再進(jìn)行后續(xù)電壓轉(zhuǎn)變過程,即電路將無法起振,因此,在設(shè)計(jì)過程中,應(yīng)該滿足V+最小值要大于D1導(dǎo)通壓降。但是通過以上分析,可以發(fā)現(xiàn),如果將R3和R4改為可調(diào)電位器,那么在運(yùn)行過程中,方波的頻率和占空比將隨著某一個(gè)電位器阻值的變化而同時(shí)變化,這樣調(diào)試起來就比較麻煩,為了得到一個(gè)改變占空比時(shí)頻率固定,且可任意調(diào)節(jié)所需周期和占空比的方波信號(hào),就需要借助單電源三角波信號(hào)和比較器來實(shí)現(xiàn)。2.4三角波信號(hào)發(fā)生電路設(shè)計(jì)2.4.1積分電路原理分析圖5積分電路原理圖如圖6所示,該部分電路主要由前級(jí)比較器和后級(jí)積分電路如圖5所示構(gòu)成,關(guān)鍵在于對(duì)后級(jí)積分電路的分析。初始時(shí)刻,電容兩端電壓都近似為0V,電容看做短路,那么此時(shí)運(yùn)放相當(dāng)于接入了深度負(fù)反饋狀態(tài),當(dāng)輸入端輸入一個(gè)5V電壓時(shí),根據(jù)運(yùn)放虛短分析原則,V-=V+=0V,這時(shí)將有一個(gè)(Vin-V-)/Ri的恒定電流對(duì)電容進(jìn)行充電,由于電流從輸入端流向輸出端且同時(shí)V-=0V恒定不變,已知對(duì)一個(gè)常值積分結(jié)果將線性變化,故Vo將輸出一個(gè)線性降低的負(fù)電壓值,當(dāng)輸出端電壓下降至VEE=-12V時(shí),電容充電完成,此時(shí)電容等同于斷路狀態(tài),運(yùn)放以比較器形式存在于電路中,由于V-此時(shí)等于輸入電壓5V>V+=0V,輸出電壓將穩(wěn)定在-12V。圖6雙電源供電的三角波信號(hào)發(fā)生電路原理圖2.4.2雙電源供電的三角波發(fā)生電路原理分析假設(shè)U1的反向輸入端偏置電壓為0V,R1=20K,R2=10K,VDD=10V,VEE=-10V。初始時(shí)刻,由于運(yùn)放U1失調(diào)電壓的存在,Vout1將直接輸出VDD=10V,與此同時(shí),U1的V+將按照電阻分壓同步上升至3.3V左右;這時(shí)積分電路將按照虛短原則對(duì)積分電容進(jìn)行恒流充電,Vout2開始輸出反向增加的負(fù)值電壓;通過圖示分析可知對(duì)U1而言,V+=[(Vout1-Vout2)R2]/(R1+R2)+Vout2,那么Vout2開始下降時(shí),V+也會(huì)同時(shí)開始下降;V+下降至0V時(shí)刻,Vout1輸出變?yōu)?V,由V+等式可知,Vout1下降至0V將導(dǎo)致V+繼續(xù)下降,V+下降至小于0V時(shí)刻,Vout1輸出變?yōu)?10V;此時(shí)積分電容將經(jīng)限流電阻1進(jìn)行恒流放電,由于電容兩端壓差變小,U2的V-端為0V,故Vout2將開始上升;由U1的V+等式可知,只有Vout2上升至一個(gè)正值時(shí),V+才可能等于0,此時(shí)Vout1=0V,Vout1繼續(xù)輸出一個(gè)10V正值時(shí),便開始了以上過程的循環(huán),這樣在Vout2輸出端就能得到一個(gè)兩極的三角波信號(hào)。圖7通過分析繪制的三角波電路波形波形分析如圖7所示。2.4.3三角波信號(hào)發(fā)生電路方案改進(jìn)圖8改進(jìn)后的單電源供電的三角波信號(hào)發(fā)生電路原理圖但由于此次設(shè)計(jì)采用單電源供電,且為了實(shí)現(xiàn)三角波上升下降時(shí)間可調(diào)也即鋸齒波的產(chǎn)生,將上述方案改進(jìn)如圖8,記限流電阻1為R3,限流電阻2為R4,假設(shè)VDD=10V,R2=10K,R1=12K,V1=4V,V2=5V,運(yùn)放為非軌對(duì)軌輸出運(yùn)放。初始時(shí)刻,對(duì)U2使用虛短原則,則U2的V-=5V,對(duì)U1的同相輸入端電壓可表示為 (5)由于Vout1=0V,則上電瞬間,U2的V-=5V時(shí),Vout2=5V,V+按照式(5)計(jì)算可得為2.7V;上電瞬間,Vout2=5V,按照虛斷原則,將有經(jīng)由積分電容、限流電阻1、D2、Vout1=0的充電路徑形成,Vout2將持續(xù)上升;由U1的V+等式可知,隨著Vout2的上升,V+將同步上升,這個(gè)過程中Vout1始終保持零電位;當(dāng)V+上升至超過V1=4V時(shí),U1輸出電壓將由0V變?yōu)閂DD=8.5V,由V+式(1)可知,此時(shí)V+將陡增;在Vout1上升過程中,U2的V-=5V和Vout1壓差不能保證D2開通時(shí),對(duì)積分電容的充電回路將會(huì)截止,Vout1繼續(xù)上升至和V-=5V的壓差能使D1導(dǎo)通時(shí),Vout2將開始下降。Vout2下降之初,由于Vout1仍然在上升中且增幅大于Vout2降幅,加之R1和R2電阻值比例影響,所以在Vout2下降伊始,V+將繼續(xù)上升一段,Vout1穩(wěn)定至8.5V時(shí),由V+等式知,V+將隨著Vout2的下降而下降。Vout2下降速度由(Vout1-V2)和限流電阻2的比值也即恒流放電電流大小決定,已知Vout1=8.5V,那么U1的V+端電壓需要下降至V1=4V時(shí),就需要Vout2先下降至0.2V左右。當(dāng)V+下降至V1=4V時(shí)刻,Vout1開始下降,Vout1下降至D1截止時(shí),Vout2停止下降,Vout1繼續(xù)下降至D2開通時(shí),Vout2將重新開始上升。由V+等式可知,Vout2上升之初,由于Vout1降幅大于Vout2增幅,加之R1和R2電阻值比例影響,V+仍然會(huì)繼續(xù)下降,直到Vout1下降至0V不變之后,V+才隨著Vout2的上升而上升。Vout1下降至0V后,V+將隨著Vout2的上升而上升,重復(fù)這個(gè)過程,這樣在Vout2端,將會(huì)輸出一個(gè)占空比可調(diào)的三角波信號(hào)。三角波最高最低點(diǎn)電壓分析:要分析三角波最高最低點(diǎn)電壓,就要抓住Vout1最低的同時(shí)Vout2最大的時(shí)刻以及Vout1最大的同時(shí)Vout2最小的時(shí)刻這兩個(gè)時(shí)刻,在這兩個(gè)時(shí)刻,Vout1都處于即將跳變的瞬間,工作在比較器形式的U1的同相輸入端電壓可以看做等于V1,那么三角波的最高點(diǎn)電壓表達(dá)式如式(6) (6)三角波最低點(diǎn)電壓公式推導(dǎo)如式(7)和式(8) (7) (8)三角波上升和下降時(shí)間公式如式(9)和式(10)所示 (9) (10)2.4.4正弦波信號(hào)發(fā)生電路方案由傅里葉變換可以得到,三角波中有基波以及奇次諧波和信號(hào)頻率相同,那么利用一個(gè)截止頻率在基波頻率和三次諧波頻率之間的低通濾波器如圖9,就可以濾除高次諧波。由于三角波的高次諧波幅值比同幅值方波要更低,同時(shí)為了輸出信號(hào)具有一定帶載能力,故采用有源濾波的方式。將濾波器放在三角波信號(hào)之后即可。記三角波函數(shù)Ui的峰值為Up,角頻率為ωT,將三角波進(jìn)行傅里葉級(jí)數(shù)展開可得式(11)。 (11)根據(jù)傅里葉展開分析可得,圖9所示的有源低通濾波器截止頻率ω0應(yīng)滿足式(12)。 (12)圖9低通濾波器電路圖3電路設(shè)計(jì)方案仿真驗(yàn)證3.1仿真工具對(duì)所有電路設(shè)計(jì)方案的仿真驗(yàn)證均在Multisim13.0軟件中進(jìn)行,這款仿真軟件優(yōu)勢(shì)在于數(shù)字和模擬電路原理特性級(jí)別的仿真,在國內(nèi)使用非常普遍,可供查閱的資料也比較多,重視元器件的各方面參數(shù),模型搭建相較于其他仿真軟件最接近實(shí)際情況,是本次仿真方案比較理想的工具。3.2仿真測試3.2.1單電源供電方波發(fā)生電路仿真測試在仿真軟件Multisim中對(duì)圖4改進(jìn)方案進(jìn)行仿真驗(yàn)證,效果如圖10,通過改變充放電回路電阻阻值,方波信號(hào)頻率和占空比可實(shí)現(xiàn)調(diào)節(jié),證明該改進(jìn)方案理論驗(yàn)證可行。圖10改進(jìn)后的方波發(fā)生電路仿真效果圖3.2.2單電源供電三角波發(fā)生電路仿真測試在仿真軟件中按照?qǐng)D8電路參數(shù)搭建仿真電路,結(jié)果如圖11。圖11仿真軟件中搭建的的單電源供電的三角波信號(hào)發(fā)生電路對(duì)上述分析過程進(jìn)行仿真驗(yàn)證,結(jié)果如圖12。圖12仿真軟件中的三角波發(fā)生電路波形仿真結(jié)果與分析結(jié)果一致。值得注意的是,該電路中,V1應(yīng)該滿足大于V+的最小電壓和小于V+的最大電壓,分析如下。圖13仿真軟件中的三角波下降至最低值時(shí)波形當(dāng)V1<V+min時(shí),如圖13光標(biāo)所示位置,此時(shí)Vout2下降至近似最低值,Vout1=8.5V,將U1同相輸入端電壓最大最小值表達(dá)式寫出。 (13) (14)若這時(shí)V1仍然小于V+min,Vout1將保持最大值不會(huì)下降,那么電容就無法從放電過程轉(zhuǎn)變?yōu)槌潆娺^程,V+不變,Vout2保持最低值不變,電路無法起振;由式(13)可得V+min=3.86V?,F(xiàn)在將V1設(shè)置為3V<V+min,進(jìn)行仿真驗(yàn)證,如圖14所示,仿真結(jié)果與分析結(jié)果一致。圖14仿真軟件中V1<V+min時(shí)的三角波形圖15仿真軟件中三角波上升至最大值時(shí)的三角波形當(dāng)V1>V+max時(shí),如圖15光標(biāo)所示位置,此時(shí)Vout2上升至近似最大值,Vout1=0V,由式(5)可知,若這時(shí)V1仍然大于V+max,Vout1將保持最小值附近不會(huì)上升,那么電容就無法從充電過程轉(zhuǎn)變?yōu)榉烹娺^程,V+不變,Vout2保持最大值不變,電路無法起振;由式(14)可得V+max=4.64V,現(xiàn)將V1設(shè)置為5V>V+max,進(jìn)行仿真驗(yàn)證,結(jié)果如圖16,仿真結(jié)果與分析結(jié)果一致。圖16仿真軟件中V1>V+max時(shí)的三角波形V2應(yīng)該大于D2的導(dǎo)通壓降,否則初始時(shí)刻,電容就無法進(jìn)行充電升壓,V+也就不會(huì)上升,比較器無法工作,電路將不能正常運(yùn)行。4電路板繪制4.1原理圖依據(jù)上文中的分析和電路圖的設(shè)計(jì),在EDA軟件之一的AD中創(chuàng)建工程進(jìn)行原理圖和PCB繪制,原理圖繪制如圖17。圖17EDA軟件中繪制的方波發(fā)生和三角波發(fā)生電路原理圖圖18EDA軟件中繪制的雙電源正弦波發(fā)生電路原理圖如圖18所示,運(yùn)放需要雙電源供電時(shí),就需要額外考慮負(fù)壓的產(chǎn)生問題,這里依托已經(jīng)設(shè)計(jì)完成的正電壓DCDC電路方案,將原有電路中的芯片接地部分全部接為負(fù)電壓輸出,將原有正電壓輸出端接為現(xiàn)在電路的地,這樣就能比較簡便地得到一個(gè)需要的負(fù)電壓輸出;值得注意的是,此時(shí)芯片的輸入端和公共端壓差就不再是電源對(duì)地電壓,而是電源對(duì)輸出負(fù)電壓的壓差,芯片承受的壓差要大于正電壓輸出時(shí)的情況,要考慮芯片的輸入電壓范圍是否足夠,這里運(yùn)算放大器最大輸入電壓為正負(fù)5.5V,芯片采用12V供電時(shí),兩端最大壓差為12+5.5=17.5V,這個(gè)電壓值完全在芯片輸入電壓范圍內(nèi),故此方案完全可行。4.2PCB4.2.1電源部分布局根據(jù)信號(hào)和電源完整性理論以及數(shù)據(jù)手冊(cè)給出的布局建議如圖19。圖19數(shù)據(jù)手冊(cè)中的電源芯片布局建議把等效電阻值較低的MLCC電容連接到電源輸入引腳。要將由濾波電容、電源輸入引腳和芯片接地引腳組成的環(huán)路大小做到最小。并將濾波電容盡可能靠近電源輸入引腳放置。芯片腹部下方PCB外層要有接地的導(dǎo)體部分,用于連接到DAP的外露區(qū)進(jìn)行散熱。使用過孔將該接地區(qū)域連接至任何內(nèi)部接地平面。在輸入和輸出濾波電容器的接地側(cè)也使用附加過孔。必須將GND引腳連接至器件下方的接地區(qū)域,從而綁定至PCB的地。開關(guān)管引腳要連接至電感、續(xù)流二極管和自舉電容。因?yàn)殚_關(guān)管引腳會(huì)帶來比較大的噪聲,那么電感就盡量靠近PH引腳,PCB連接也應(yīng)寬而短來防止噪聲在PCB上的傳遞。續(xù)流二極管也必須放置在靠近芯片的位置來減小輸出電流環(huán)路面積,因?yàn)榘鼑诃h(huán)路中的器件工作將會(huì)受到噪聲干擾。在開關(guān)節(jié)點(diǎn)和BOOT引腳之間連接自舉電容,如圖19所示。使用電阻分壓將VOUT走線連接至VSENSE引腳,可以調(diào)節(jié)輸出電壓大小。此走線布置得不應(yīng)該離PH走線太近。自舉電容要盡可能靠近芯片放置,減小導(dǎo)體走線長度。所示的元件放置和連接可以很好地工作,但其他連接布線也可能有效。如圖19所示,在VOUT走線和GND之間連接輸出濾波電容。重要的是保持開關(guān)管引腳、電感、輸出電容

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論