《執(zhí)行單元》課件

《執(zhí)行單元》課程概覽課程目標(biāo)了解執(zhí)行單元理解執(zhí)行單元的概念、結(jié)構(gòu)和功能，為后續(xù)學(xué)習(xí)打下基礎(chǔ)。掌握?qǐng)?zhí)行單元的類型深入學(xué)習(xí)各種執(zhí)行單元類型，包括單指令流、多指令流、流水線和超標(biāo)量執(zhí)行單元。掌握性能評(píng)估和優(yōu)化方法了解如何評(píng)估執(zhí)行單元的性能，并掌握常用的性能優(yōu)化技術(shù)。什么是執(zhí)行單元執(zhí)行單元是計(jì)算機(jī)系統(tǒng)中的核心部件，負(fù)責(zé)執(zhí)行指令并完成各種計(jì)算任務(wù)。它就像一個(gè)精密的工廠，根據(jù)指令的指示，對(duì)數(shù)據(jù)進(jìn)行加工處理，最終產(chǎn)生結(jié)果。執(zhí)行單元是CPU的重要組成部分，是計(jì)算機(jī)系統(tǒng)中的關(guān)鍵組件，負(fù)責(zé)解釋和執(zhí)行指令，并對(duì)數(shù)據(jù)進(jìn)行運(yùn)算和處理，最終實(shí)現(xiàn)各種應(yīng)用程序的功能。執(zhí)行單元的構(gòu)成要素1運(yùn)算器執(zhí)行算術(shù)運(yùn)算和邏輯運(yùn)算。2控制器控制指令的執(zhí)行順序和操作。3寄存器組存儲(chǔ)中間結(jié)果和操作數(shù)。4存儲(chǔ)器接口與主存儲(chǔ)器進(jìn)行數(shù)據(jù)交互。執(zhí)行單元的功能指令獲取從內(nèi)存中讀取指令，并將指令加載到指令寄存器。指令譯碼將指令轉(zhuǎn)換成機(jī)器可理解的格式，并分析指令的操作碼和操作數(shù)。指令執(zhí)行根據(jù)指令的操作碼執(zhí)行相應(yīng)的操作，例如算術(shù)運(yùn)算、邏輯運(yùn)算、數(shù)據(jù)傳輸?shù)?。結(jié)果寫回將執(zhí)行結(jié)果寫入相應(yīng)的寄存器或內(nèi)存。執(zhí)行單元的類型單指令流執(zhí)行單元每次只執(zhí)行一條指令，適用于簡單的指令集架構(gòu)，執(zhí)行速度較慢。多指令流執(zhí)行單元可以同時(shí)執(zhí)行多條指令，適用于復(fù)雜的指令集架構(gòu)，執(zhí)行速度較快。單指令流執(zhí)行單元單指令流執(zhí)行單元（SISD）是一種最簡單的執(zhí)行單元，它一次只能執(zhí)行一條指令。它只有一個(gè)處理單元，一個(gè)控制單元和一個(gè)存儲(chǔ)器。在任何時(shí)間點(diǎn)，它只能從存儲(chǔ)器中讀取一條指令并執(zhí)行它，然后才能讀取下一條指令。由于單指令流執(zhí)行單元在任何時(shí)候只能執(zhí)行一條指令，因此它的執(zhí)行速度相對(duì)較慢。然而，它結(jié)構(gòu)簡單，成本低廉，在一些簡單的應(yīng)用程序中仍然被使用。多指令流執(zhí)行單元多指令流執(zhí)行單元（MultipleInstructionStream）是指能夠同時(shí)執(zhí)行多條指令的處理器，例如多核處理器。多指令流執(zhí)行單元可以顯著提高處理器的性能，因?yàn)樗鼈兛梢圆⑿袌?zhí)行多個(gè)任務(wù)。流水線執(zhí)行單元將指令拆分成多個(gè)步驟流水線將指令執(zhí)行過程分解成多個(gè)階段，每個(gè)階段執(zhí)行指令的一部分，例如取指令、解碼、執(zhí)行、訪存、寫回等。提高指令執(zhí)行效率多個(gè)指令可以重疊執(zhí)行，提高指令執(zhí)行效率，降低平均指令執(zhí)行時(shí)間。超標(biāo)量執(zhí)行單元超標(biāo)量執(zhí)行單元能夠在每個(gè)時(shí)鐘周期內(nèi)執(zhí)行多條指令。它們通常采用流水線架構(gòu)，并配備多個(gè)執(zhí)行單元來并行執(zhí)行不同的指令。通過并行執(zhí)行指令，超標(biāo)量執(zhí)行單元能夠顯著提高處理器的性能。指令調(diào)度機(jī)制指令排序處理器根據(jù)指令依賴關(guān)系和資源可用性，對(duì)指令進(jìn)行排序，以優(yōu)化執(zhí)行順序。資源分配將指令分配給可用的執(zhí)行單元，例如算術(shù)邏輯單元(ALU)或浮點(diǎn)單元(FPU)，以最大限度地利用硬件資源。沖突處理當(dāng)多個(gè)指令需要訪問相同的資源時(shí)，調(diào)度器會(huì)進(jìn)行沖突處理，以確保指令按照正確的順序執(zhí)行。靜態(tài)調(diào)度與動(dòng)態(tài)調(diào)度1靜態(tài)調(diào)度編譯時(shí)完成2動(dòng)態(tài)調(diào)度運(yùn)行時(shí)完成靜態(tài)調(diào)度是在編譯時(shí)完成的，而動(dòng)態(tài)調(diào)度是在運(yùn)行時(shí)完成的。靜態(tài)調(diào)度通常效率更高，但靈活性較差。動(dòng)態(tài)調(diào)度效率較低，但靈活性更高。基于優(yōu)先級(jí)的調(diào)度靜態(tài)優(yōu)先級(jí)在程序執(zhí)行前就設(shè)定好的優(yōu)先級(jí)，例如根據(jù)程序類型或重要性。動(dòng)態(tài)優(yōu)先級(jí)在程序運(yùn)行過程中根據(jù)各種因素動(dòng)態(tài)調(diào)整優(yōu)先級(jí)，例如CPU使用率、內(nèi)存占用等。優(yōu)先級(jí)隊(duì)列將指令按照優(yōu)先級(jí)存放在隊(duì)列中，優(yōu)先級(jí)高的指令先執(zhí)行。亂序執(zhí)行概念亂序執(zhí)行是一種優(yōu)化技術(shù)，它允許處理器以不同的順序執(zhí)行指令，只要結(jié)果保持一致。例如，如果一個(gè)指令依賴于另一個(gè)指令的結(jié)果，則處理器可以先執(zhí)行另一個(gè)指令，然后再執(zhí)行依賴的指令，只要結(jié)果一致。亂序執(zhí)行可以提高處理器性能，因?yàn)樗梢允固幚砥鞲行У乩闷滟Y源，例如指令緩存和執(zhí)行單元。優(yōu)勢(shì)亂序執(zhí)行可以提高處理器性能，因?yàn)樗梢詼p少指令間的依賴關(guān)系，從而提高指令的執(zhí)行效率。亂序執(zhí)行還可以減少分支預(yù)測(cè)錯(cuò)誤，因?yàn)樘幚砥骺梢詧?zhí)行分支預(yù)測(cè)錯(cuò)誤路徑中的指令，然后丟棄結(jié)果。挑戰(zhàn)亂序執(zhí)行的實(shí)現(xiàn)具有挑戰(zhàn)性，因?yàn)樘幚砥鞅仨毚_保指令以正確的順序執(zhí)行，以確保結(jié)果一致。這需要一個(gè)復(fù)雜的硬件和軟件體系結(jié)構(gòu)，以跟蹤指令的依賴關(guān)系并確保指令以正確的順序完成。寄存器重命名1消除WAR和WAW沖突通過給不同指令分配不同的虛擬寄存器，即使它們使用相同的物理寄存器，也不會(huì)發(fā)生沖突。2提高指令級(jí)并行度寄存器重命名可以使更多指令同時(shí)執(zhí)行，從而提高CPU的性能。3實(shí)現(xiàn)亂序執(zhí)行寄存器重命名是實(shí)現(xiàn)亂序執(zhí)行的關(guān)鍵技術(shù)之一。分支預(yù)測(cè)預(yù)測(cè)指令流執(zhí)行路徑，減少分支預(yù)測(cè)帶來的性能損失。根據(jù)歷史執(zhí)行結(jié)果，預(yù)測(cè)未來分支走向。提高指令流水線效率，實(shí)現(xiàn)更高性能。緩存系統(tǒng)提高性能緩存系統(tǒng)通過存儲(chǔ)常用的數(shù)據(jù)，減少對(duì)主內(nèi)存的訪問次數(shù)，從而提升系統(tǒng)性能。減少延遲緩存系統(tǒng)可以快速訪問數(shù)據(jù)，避免了主內(nèi)存的訪問延遲，降低了程序執(zhí)行時(shí)間。降低帶寬壓力緩存系統(tǒng)可以減少對(duì)主內(nèi)存的訪問，降低了總線帶寬的壓力，提高了系統(tǒng)整體效率。虛擬內(nèi)存虛擬內(nèi)存虛擬內(nèi)存是一種技術(shù)，允許計(jì)算機(jī)使用比物理內(nèi)存更多的內(nèi)存。通過使用硬盤空間作為擴(kuò)展內(nèi)存，即使物理內(nèi)存有限，也可以運(yùn)行大型程序或同時(shí)運(yùn)行多個(gè)應(yīng)用程序。頁面文件虛擬內(nèi)存使用一個(gè)稱為“頁面文件”的硬盤空間部分來存儲(chǔ)不活躍的內(nèi)存頁面。當(dāng)需要使用這些頁面時(shí)，系統(tǒng)會(huì)將它們從頁面文件交換到物理內(nèi)存中。內(nèi)存管理虛擬內(nèi)存由操作系統(tǒng)管理，它跟蹤物理內(nèi)存和頁面文件的分配，以確保應(yīng)用程序和數(shù)據(jù)能夠按需訪問。頁式虛擬內(nèi)存將虛擬地址空間劃分為固定大小的頁，物理地址空間也劃分為相同大小的頁框。頁表記錄了虛擬頁到物理頁框的映射關(guān)系。當(dāng)訪問一個(gè)虛擬地址時(shí)，CPU需要通過頁表查找對(duì)應(yīng)的物理地址?？毂砗晚摫眄摫眄摫硎且粋€(gè)數(shù)據(jù)結(jié)構(gòu)，它存儲(chǔ)了虛擬地址到物理地址的映射關(guān)系。每個(gè)進(jìn)程都有一個(gè)獨(dú)立的頁表，用于管理其虛擬地址空間?？毂砜毂硎且粋€(gè)高速緩存，用于存儲(chǔ)最近訪問的頁表?xiàng)l目。當(dāng)CPU需要訪問一個(gè)虛擬地址時(shí)，它會(huì)先檢查快表。如果快表命中，則可以直接獲取物理地址，否則需要訪問頁表。頁面置換算法1FIFO最早進(jìn)入內(nèi)存的頁面最先被淘汰。2LRU最久未被使用的頁面最先被淘汰。3OPT最優(yōu)頁面置換算法，始終淘汰未來最長時(shí)間不會(huì)被訪問的頁面。內(nèi)存層次結(jié)構(gòu)緩存存儲(chǔ)器速度快，容量小，靠近CPU，用于存放訪問頻率高的數(shù)據(jù)。主存速度較慢，容量大，是CPU直接訪問的內(nèi)存區(qū)域。輔助存儲(chǔ)器速度最慢，容量最大，用于長期保存數(shù)據(jù)?？偩€系統(tǒng)數(shù)據(jù)總線用于在系統(tǒng)組件之間傳輸數(shù)據(jù)。地址總線用于指定內(nèi)存或外設(shè)的地址?？刂瓶偩€用于傳遞控制信號(hào)，協(xié)調(diào)數(shù)據(jù)傳輸?？偩€仲裁協(xié)議集中式仲裁中央仲裁器負(fù)責(zé)協(xié)調(diào)多個(gè)設(shè)備對(duì)總線的訪問。鏈?zhǔn)街俨迷O(shè)備按順序連接，優(yōu)先級(jí)由連接順序決定。分布式仲裁每個(gè)設(shè)備都有一個(gè)仲裁器，通過協(xié)商來決定總線訪問權(quán)。DMA傳輸直接內(nèi)存訪問DMA傳輸是允許外設(shè)直接訪問內(nèi)存，無需CPU介入的一種技術(shù)。外設(shè)可以通過DMA控制器直接讀寫內(nèi)存，減少了CPU的負(fù)擔(dān)，提高了數(shù)據(jù)傳輸效率。傳輸過程DMA控制器從CPU接收傳輸指令，并將指令和地址信息發(fā)送給外設(shè)。外設(shè)根據(jù)指令將數(shù)據(jù)直接寫入或讀取內(nèi)存。應(yīng)用場(chǎng)景DMA傳輸廣泛應(yīng)用于硬盤、網(wǎng)卡、顯卡等外設(shè)與內(nèi)存之間的大數(shù)據(jù)傳輸。例如，硬盤讀取數(shù)據(jù)寫入內(nèi)存，網(wǎng)卡接收數(shù)據(jù)包寫入內(nèi)存，顯卡渲染數(shù)據(jù)寫入內(nèi)存等。輸入輸出設(shè)備鍵盤鍵盤是計(jì)算機(jī)的主要輸入設(shè)備之一，用于輸入字符、數(shù)字和特殊符號(hào)。鼠標(biāo)鼠標(biāo)是用于控制光標(biāo)和選擇對(duì)象的指針設(shè)備，提供了直觀的操作界面。顯示器顯示器是計(jì)算機(jī)的主要輸出設(shè)備，用于顯示文本、圖形和視頻。打印機(jī)打印機(jī)是將電子文檔打印成紙質(zhì)副本的輸出設(shè)備，用于生成硬拷貝。中斷處理機(jī)制中斷源中斷源指的是引起中斷的事件，例如鍵盤輸入、磁盤讀寫完成等。中斷向量中斷向量是一個(gè)表格，它存儲(chǔ)了各個(gè)中斷處理程序的入口地址。中斷處理程序中斷處理程序是一段代碼，負(fù)責(zé)處理特定中斷事件。中斷優(yōu)先級(jí)中斷優(yōu)先級(jí)用于決定多個(gè)中斷事件同時(shí)發(fā)生時(shí)，哪個(gè)中斷事件優(yōu)先被處理。設(shè)備驅(qū)動(dòng)程序1軟件橋梁連接操作系統(tǒng)和硬件設(shè)備，提供統(tǒng)一的接口。2管理硬件控制硬件資源，例如內(nèi)存、I/O端口和中斷。3提供抽象層隱藏硬件細(xì)節(jié)，方便應(yīng)用程序調(diào)用。性能評(píng)估指標(biāo)1吞吐量單位時(shí)間內(nèi)完成的任務(wù)數(shù)量2延遲完成一項(xiàng)任務(wù)所花費(fèi)的時(shí)間3響應(yīng)時(shí)間系統(tǒng)對(duì)請(qǐng)求做出響應(yīng)的時(shí)間4利