《電子電路分析與實踐》課件學習情境三

學習情境三音量控制與顯示電路的制作與測試任務一LED電平顯示器的制作與測試任務二數碼管電平顯示器的仿真測試任務三衰減式音量控制器的仿真測試任務四反饋式音量控制器的制作與測試項目實施音量控制與顯示電路的制作與測試任務一LED電平顯示器的制作與測試

技能訓練電壓比較器的制作與測試

一、實訓目的

(1)掌握遲滯電壓比較器的電路構成及特點。

(2)學會測試比較器的方法。二、實訓儀器與材料

萬用表:DT9205A

信號發(fā)生器:SPF20A

示波器:UR2102CE

正負可調直流穩(wěn)壓電源:HG63303

焊接工具:常規(guī)

電阻:1kΩ、3.3kΩ、330Ω

穩(wěn)壓二極管:1N4740

集成運放:CF741

萬能板:5cm×5cm三、實訓內容與步驟

(1)檢測實訓所用元器件。

(2)按圖3.1.1在萬能板上焊接電路。

(3)檢查電路無誤后,接入正負電源(±15V),并測試運放引腳的直流電壓。

(4)測試電路。圖3.1.1電壓比較器電路四、分析與思考

(1)說明此實訓中的集成運放所組成的電路是否有反饋。如有,是什么反饋？

(2)輸入電壓和參考電壓的大小對輸出電壓有怎樣的影響？知識鏈接電壓比較器

一、單限電壓比較器

圖3.1.2(a)、(c)所示為單限電壓比較器電路。集成運放工作在開環(huán)狀態(tài),并工作在非線性區(qū)。在圖3.1.2(a)中,當ui>UREF時,uo=－Uom；當ui<UREF時,uo=+Uom；當ui=

UREF時,輸出電壓發(fā)生翻轉(稱此時的輸入電壓為門限電壓或閾值電壓,用UTH表示)。圖3.1.2(b)為它的傳輸特性。

在圖3.1.2(c)中,當ui>UREF時,uo=+Uom；當ui<UREF時,uo=－Uom；當ui=UREF時輸出電壓發(fā)生翻轉。圖3.1.2(d)為它的傳輸特性。圖3.1.2單限電壓比較器電路及傳輸特性當UREF=0時,即輸入電壓和零電平比較,此種電壓比較器稱為過零電壓比較器。有時為了將輸出電壓限制在某一特定值,在比較器的輸出端與“地”之間跨接一個雙向穩(wěn)壓二極管(稱為限幅穩(wěn)壓管),如圖3.1.3(a)所示。圖中R為限流電阻。如忽略穩(wěn)壓管的正向導通壓降,當|+UCC|=|－UEE|>UZ,

ui>UR時,uo=－UZ；ui<UR時,uo=+UZ(UZ為穩(wěn)壓管的穩(wěn)定電壓值)。當輸入為正弦波時,輸出為矩形波,如圖3.1.3(b)所示。圖3.1.3帶穩(wěn)壓二極管的單限電壓比較器及工作波形二、遲滯電壓比較器

在前述的單限電壓比較器電路中,如果輸入信號的值恰好在轉換電壓附近,則會由于一些干擾使輸出電壓不斷地跳變,產生誤動作,遲滯電壓比較器能夠克服這個缺陷。圖3.1.1所示電路為遲滯電壓比較器。圖中,輸入電壓從反向端輸入,由于輸出端接入了限幅穩(wěn)壓管,所以輸出值為±UZ。從輸出端通過電阻R3連接到同相輸入端,實現正反饋。這時,運放同相輸入端的轉折電壓值有兩個,分別用UTH1和UTH2表示。根據疊加定理可得,當輸出電壓為+UZ時,

當輸出電壓為－UZ時,設某一瞬時uo=+UZ,這時只要ui<UTH1,uo便維持+UZ不變。當輸入電壓ui增大到UTH1時,輸出電壓uo發(fā)生翻轉,轉變?yōu)椋璘Z；此后只要ui>UTH2,輸出便保持在－UZ值。當輸入電壓ui減少到UTH2時,輸出電壓uo再次發(fā)生翻轉,轉變?yōu)?UZ；此后只要ui<UTHZ,輸出便又維持在+UZ。遲滯電壓比較器的傳輸特性如圖3.1.4所示。UTH1稱為上門限電壓,UTH2稱為下門限電壓,兩者之差稱為回差電壓,用ΔUTH表示:圖3.1.4遲滯電壓比較器的傳輸特性任務實施LED電平顯示器的制作與測試

一、實訓目的

(1)掌握單限電壓比較器的結構及特點。

(2)學會使用電壓比較器。

(3)進一步熟練掌握集成運放的線性應用、非線性應用及其調試方法。二、實訓儀器與材料

萬用表:DT9205A

函數信號發(fā)生器:SPF20A

示波器:UR2102CE

焊接工具:常規(guī)

直流電源:HG63303

電阻:1kΩ、220Ω等

電容:0.1μF

萬能板:7cm×9cm

電位器:220kΩ

撥動開關:常規(guī)

發(fā)光二極管:常規(guī)

駐極體話筒:常規(guī)

集成運放:LM324三、實訓內容與步驟

(1)檢測實訓所用元器件。

(2)按圖3.1.5在萬能板上焊接電路。

(3)電路測試:

①檢查電路無誤后接通電源,將電源電壓調到8V左右,測試各集成運放的4腳和11腳電壓是否合適。如不符合要求,重新檢測電路。

②將電源調到8V左右,將撥動開關S撥到“1”位置,將音頻信號送入話筒,調節(jié)電位器RP使發(fā)光二極管全部發(fā)光。圖3.1.5LED電平顯示器電路

③將音樂信號送入話筒,觀察及記錄發(fā)光二極管的變化,同時將示波器接入A2～A8任一輸出端,觀察并記錄其波形。

④將撥動開關S撥到“2”位置,用函數信號發(fā)生器調節(jié)出合適的正弦波,記錄輸入信號幅值與頻率,將其送入到外接輸入端,用示波器測試集成運放A8的反相輸入端波形和輸出端波形,讀出其幅值,并記錄；同時測試運放A8同相輸入端的電壓,并記錄。調節(jié)電壓和頻率的大小,觀察發(fā)光二極管的變化。四、分析與思考

(1)在本項目制作與測試電路中,集成運放A1與其他運放的外電路元件有什么不同？它們的功能又有什么不同？

(2)輸入正弦波后,通過示波器觀察到A8的輸出波形還是正弦波嗎？為什么？

五、實訓評價

按附錄一中的“電路制作實訓評分表”操作執(zhí)行。知識拓展非正弦信號發(fā)生器

一、矩形波發(fā)生器

不需要外加輸入信號就能輸出波形電壓的電路稱為信號發(fā)生器。用集成運放構成的矩形波發(fā)生器電路如圖3.1.6(a)所示。從圖中可以看出,它是在遲滯電壓比較器的基礎上,增加了一個由Rf和C構成的負反饋電路,集成運放作遲滯電壓比較器用。電路沒有外加輸入電壓,其參考電壓加在同相輸入端,為R2上的反饋電壓UR,它是輸出電壓uo(uo被穩(wěn)壓管VDZ限幅,只可能是±UZ)的一部分,即

加在反相輸入端和UR進行比較的信號為電容C上的電壓uC。

剛接通電源時,假設uo=+UZ,此時UR=+R2/(R1+R2)UZ,uC<UR,uo經Rf向電容C充電,電容上的電壓uC按指數規(guī)律增加;當uC增加到uC=UR時,uo跳變到－UZ,于是UR=

－R2/(R1+R2)UZ,這時uC>UR,電容C開始通過Rf放電；而后又反向充電,當充電到uC=－UR時,uo又跳變到+UZ,如此周而復始,在輸出端就得到了矩形波,如圖3.1.6(b)所示。圖3.1.6矩形波發(fā)生器電路及其波形以上分析的電路輸出端得到的波形為高、低電平所占時間相等的波形,稱為方波。而要得到高、低電平所占時間不相等的矩形波,只要適當改變電容正、反向充電時間常數即可。如圖3.1.7所示為一矩形波發(fā)生器電路,該電路中,由于二極管的單向導電性,使電容的充電電阻和放電電阻分別為R5+R4和R6+R4,只要選擇R6≠R5,使電容充放電時間常數不相等,即可得到矩形波輸出。圖3.1.7矩形波發(fā)生器電路二、三角波發(fā)生器

應用集成運放還可構成三角波發(fā)生器,如圖3.1.8(a)所示,該電路由遲滯比較器(A1)和反相積分器(A2)組成。

集成運放A1的反相輸入端電壓U1－=0,其同相輸入端電壓由疊加定理可得設t=0時,uo1=+UZ,uC=0,uo=0,則+UZ通過R2向電容C開始充電,輸出電壓uo開始減小,U1+也開始減小。當U1+=U1－=0時,得則uo=－(R3/R4)UZ。此時,uo1發(fā)生跳變,uo1=－UZ,U1+也跳變?yōu)樨撝?這時uo<0,電容C通過R2放電,使uo隨時間線性增加,U1+也隨之增加。當U1+=U1－=0時,輸出電壓uo增加到(R3/R4)UZ,uo1再次發(fā)生跳變,uo1=+UZ,U1+也跳變?yōu)檎?。如此周期性地變?A1輸出的是方波電壓uo1,A2輸出的是三角波電壓uo,其波形如圖3.1.8(b)所示,圖中Um=(R3/R4)UZ。圖3.1.8三角波發(fā)生器電路及其工作波形三、鋸齒波發(fā)生器

鋸齒波發(fā)生器電路與三角波發(fā)生器電路基本相同,只是把積分電路反相輸入端的電阻分為兩路,使積分器的正向積分和反向積分的速率不相同,從而形成鋸齒波。如圖3.1.9所示,圖(a)中RP為可調電位器,VD1、RP1、C組成充電回路,VD2、RP2、C組成放電回路。調節(jié)RP使RP1＞RP2,則負向積分時間小于正向積分時間,相對應的輸出電壓uo線性上升段比下降段長,其波形如圖3.1.9(b)所示。A1輸出的是矩形波電壓uo1,A2輸出的是鋸齒波電壓uo。圖3.1.9鋸齒波發(fā)生器電路及其工作波形

小結

電壓比較器是集成運放工作在非線性區(qū)的典型應用,輸出只有高電平和低電平兩種狀態(tài),在門限電壓處翻轉。單限電壓比較器中運放通常工作在開環(huán)狀態(tài),只有一個門限電壓。加有正反饋的比較器稱為遲滯比較器,又稱為施密特觸發(fā)器,它有上、下兩個門限電壓,兩者之差稱為回差電壓。電壓比較器可用來對兩個輸入電壓進行比較,并根據比較結果輸出高電平或低電平,它廣泛應用于信號產生、信號處理和檢測電路中。

沒有外加輸入信號就能產生輸出信號的電路稱為信號發(fā)生器。非正弦波產生電路通常由比較器、積分電路和反饋電路等組成,其狀態(tài)的翻轉依靠電路中定時電容能量的變化而進行。任務二數碼管電平顯示器的仿真測試

技能訓練1編碼器的邏輯功能測試

一、實訓目的

(1)學會查找編碼器資料及邏輯功能測試方法。

(2)掌握編碼器的邏輯功能及其應用。

(3)掌握編碼器引腳圖、功能表的識讀方法。二、實訓設備及材料

實訓應用PROTEUS軟件仿真,具體應用到的虛擬儀器及元件庫元件名稱如下:

邏輯電平測試儀:LOGICANALYSER

電源端子:POWER

地端子:TERMINALSGROUND

編碼器:74LS148

雙向開關:SWSPTD

反相器:74LS04

燈:TRAFFICLIGHTS三、實訓內容與步驟

(1)雙擊桌面上的圖標,進入ProteusISIS集成環(huán)境。

(2)按圖3.2.1在PROTEUS仿真軟件里繪制電路圖,檢查電路無誤后進行虛擬仿真測試。

(3)功能測試:

當EI=“1”時,74LS148為_____狀態(tài),此時輸出狀態(tài)與輸入信號___(有關/無關)；

當EI=“0”時,

①74LS148所有數值輸入端子無信號輸入時(開關接電源),輸出______；

②74LS148所有數值輸入端輸入低電平0時(開關接地),輸出_____；

③輸出信號(

)取決于數值輸入端信號。請根據三盞燈亮滅情況填寫表3.2.1(燈亮為1,燈滅為0)。圖3.2.174LS148邏輯功能測試圖四、分析與思考

(1)實訓電路中EI接高電平時,輸出結果會怎樣？輸出狀態(tài)與輸入信號的關系如何？

(2)實訓電路中,有兩個以上輸入開關為低電平時,輸出結果(編碼)如何確定？

(3)8個輸入信號與輸出有怎樣的聯系?編碼方案有什么規(guī)律？知識鏈接編碼與編碼器

一、編碼

1.自然二進制編碼

這種編碼是按計數的自然順序進行計數所得的二進制碼。n位自然二進制碼各位的權值分別為2n－1,2n－2,…,21,20。每個碼組代表一個信息,一共可以表達2n個信息。

2.二-十進制編碼

用4位二進制代碼來表示1位十進制稱為二-十進制編碼,簡稱BCD碼。從4位二進制碼的16種不同的組合中,任意選擇其中10種不同組合均可以代表十進制數0～9這10個數碼,其余6種組合為無效。這樣,可得到多種不同的編碼方案。最常用的是用0000～1001依次表示十進制的0～9這10個數碼,稱為8421碼。

除8421碼外,還有2421碼、5421碼、格雷碼等,見表3.2.2所示。二、二進制編碼器

1.二進制編碼器原理

1位二進制代碼稱為一個碼元,它有0、1兩種狀態(tài)。n個碼元可以有2n種不同的組合狀態(tài),每種組合狀態(tài)稱為一個碼字。用不同碼字表示各種各樣的信息,就是二進制編碼。用n位二進制代碼對2n個信號進行編碼的電路稱為二進制編碼器。二進制編碼器的一個輸入代表一個被編信息,全部輸出端用來表示與這個被編信息相對應的二進制代碼。

圖3.2.2所示為3位二進制編碼器集成芯片的示意圖。8個輸入端I0～I7分別代表需要編碼的輸入信號,3個輸出端Y0～Y2組成3位二進制代碼。根據編碼器的輸入、輸出端數目,這種編碼器又稱為8線－3線編碼器。圖3.2.3所示是其外引腳圖。圖3.2.2二進制編碼器示意圖圖3.2.374LS148外引線圖

8線-3線編碼器的真值表可通過集成芯片的內部邏輯結構分析得出,如表3.2.3所示?？梢?編碼器在任何時刻只能對一個輸入信號進行編碼,同一時刻編碼器的輸入端不允許有兩個或兩個以上的輸入信號同時請求編碼,否則編碼輸出將混亂。因此,這種編碼器的輸入信號是相互排斥的。

2.二進制優(yōu)先編碼器

優(yōu)先編碼器就是為解決編碼器輸入信號之間的排斥問題而設計的。在優(yōu)先編碼器電路中,允許同時輸入兩個以上編碼信號。不過在設計優(yōu)先編碼器時,已經將所有的輸入信號按優(yōu)先順序進行排隊。在同時存在兩個或兩個以上輸入信號時,優(yōu)先編碼器只按優(yōu)先級高的輸入信號編碼,優(yōu)先級低的信號則不起作用。優(yōu)先級別根據實際需要確定。在上述技能訓練電路中的74LS148就是常用的優(yōu)先編碼器集成器件,它的優(yōu)先級別已在設計該芯片時就確定。其邏輯功能表如表3.2.4所示,表中的“×”表示任意值。

【例3.2.1】

試用兩片74LS148優(yōu)先編碼器擴展成16線-4線優(yōu)先編碼器。

解由于每片74LS148有8個信號輸入端,兩片正好是16個輸入端,因此待編碼的信號輸入端無需擴展。每片代碼輸出有3位,把兩塊芯片的、、分別加到3個與非門上可以構成編碼輸出的Y2、Y1、Y0位原碼輸出。這樣仍需要擴展一位代碼輸出端,利用片2的EO反相后可直接作編碼輸出的第4位Y3,因為只要～有編碼信號輸入,EO=0,使Y3即為1,反之Y3為0。邏輯圖如圖3.2.4所示(圖中74LS148用的是非國標符號,因為用它作圖簡明方便,在應用邏輯圖中仍廣泛使用)。圖3.2.4例3.2.1的邏輯圖

3.二-十進制編碼器

能實現將每1位十進制數轉換為4位二進制數來表示(亦稱BCD碼)的電路稱為二-十進制編碼器。BCD編碼最常用的是8421BCD碼,其典型芯片是74LS147,它是一個二-十進制優(yōu)先編碼器,其外引腳圖如圖3.2.5所示?！?個編碼信號輸入端,～是4位編碼輸出端。其邏輯功能如表3.2.5所示。圖3.2.5二-十進制優(yōu)先編碼器74LS147

4.編碼器的應用

圖3.2.6所示為利用74LS148編碼器監(jiān)視8個化學罐液面的報警編碼電路。8個化學罐中任何一個的液面超過預定高度時,其液面檢測傳感器便輸出一個0電平到編碼器的輸入端。編碼器輸出3位二進制代碼到微控制器。此時,微控制器僅需要3根輸入線就可以監(jiān)視8個獨立的被測點。圖3.2.674LS148微控制器報警編碼電路技能訓練2譯碼器的邏輯功能測試

一、實訓目的

(1)熟悉數碼管、譯碼器的外形結構和特點。

(2)掌握利用萬用表檢測數碼管的方法。

(3)掌握譯碼器的邏輯功能測試方法。

二、實訓儀器與材料

萬用表:MY61

穩(wěn)壓電源:HG63303

焊接工具:常規(guī)

顯示譯碼器:74LS48

共陰數碼管:常規(guī)

撥碼開關:常規(guī)

萬能板:5cm×7cm三、實訓內容與步驟

(1)檢測實訓所用元器件。

(2)用萬用表檢測LED數碼管,判斷出數碼管的結構類型、引腳排列。

(3)按圖3.2.7在萬能板上焊接電路。

(4)檢查焊接無誤后接通電源(+5V),撥動撥碼開關至表3.2.6所示狀態(tài),觀察并記錄數碼管的顯示狀態(tài),將相應的輸出數據記錄到表3.2.6中。圖3.2.774LS48邏輯功能測試圖四、分析與思考

(1)數碼管各段的發(fā)光特性與二極管有何共同點？

(2)74LS48譯碼器的輸出信號與輸入信號之間有什么關系？輸出高電平有效還是低電平有效？

(3)當輸入的二進制代碼只有3位時,74LS48剩下的一個輸入端應如何處理？知識鏈接數碼顯示及顯示譯碼器

一、LED數碼管

1.LED數碼管的結構

LED數碼管也稱半導體數碼管,其內部由七個條形發(fā)光二極管和一個小圓點發(fā)光二極管組成,根據各段的亮暗組合成字符,可顯示0～9這10個數字。LED數碼管根據內部發(fā)光二極管的接線形式可分為共陰極和共陽極兩種,圖3.2.8(a)、(b)分別為共陰管和共陽管的電路及引腳功能圖。其中“＋”、“－”分別表示公共陽極和公共陰極,a～g是7個筆段電極,h為小數點。LED數碼管型號較多,規(guī)格尺寸也各異,顯示的顏色有紅、綠、橙等。圖3.2.8LED數碼管

2.LED數碼管的檢測方法

將數字萬用表置于二極管擋時,其開路電壓為＋2.8V。用此擋測量LED數碼管各引腳之間是否導通,可以識別該數碼管是共陰極型還是共陽極型,并可判別各引腳所對應的筆段有無損壞。

1)檢測已知引腳排列的LED數碼管,判斷其好壞

將數字萬用表擋位置于二極管擋,紅表筆或黑表筆與數碼管的M點(LED的公共端)相接,然后用黑表筆或紅表筆依次去觸碰數碼管的其他引腳,對應引腳的筆段應發(fā)光。若觸到某個引腳時,所對應的筆段不發(fā)光,則說明該筆段已經損壞。

2)檢測引腳排列不明的LED數碼管

將數字萬用表置于二極管擋,紅或黑表筆碰觸數碼管的任意兩腳,若二極管蜂鳴器發(fā)聲,則說明兩表筆所接的是公共極。此時將紅表筆接公共極,用黑表筆去碰觸其他引腳,觀察各段發(fā)光情況,若各段均發(fā)光,則說明紅表筆所接的引腳是公共陽極,數碼管為共陽極數碼管；否則,對換紅、黑表筆再次測量,判斷出該數碼管為共陰極數碼管。判別數碼管的結構類型檢測接線如圖3.2.9所示。圖3.2.9數碼管結構類型檢測示意圖二、液晶顯示器

在微型計算器、電子手表等小型電子器件的數字顯示部分,普遍采用的是液晶分段式數碼顯示器。液晶顯示器的結構示意圖如圖3.2.10所示。圖3.2.10液晶顯示器結構示意圖三、顯示譯碼器

1.譯碼與譯碼器

譯碼是編碼的逆過程,在編碼時,每一種二進制代碼都表示了一個確定的信號或者對象。把代碼“翻譯”成原來的信號或者對象的過程叫做譯碼。它的作用是使輸出通道中相應的一路有信號輸出。

譯碼器不僅用于代碼的轉換、終端的數字顯示,還用于數據分配、存貯器尋址和組合控制信號等,在數字系統(tǒng)、數字通信設備中獲得廣泛應用。常用的譯碼器有二進制譯碼器、二-十進制譯碼器和顯示譯碼器。

1)二進制譯碼器

二進制譯碼器是把二進制代碼的所有組合狀態(tài)都翻譯出來的電路。若輸入信號有n位,則有2n個不同的組合狀態(tài),就有2n個輸出信號。下面以74LS138為例討論二進制譯碼器。圖3.2.11為其引腳排列,其中,A2、A1、A0為3個地址輸入端,

為8個譯碼輸出端,故又稱為3線-8線譯碼器。

、

、為使能端。圖3.2.113線-8線譯碼器74LS138引腳排列表3.2.7為74LS138功能表,當S1＝1,＝0時,器件進行譯碼,輸出信號為低電平有效,地址碼所指定的輸出端的8線中始終只有1線為0,其他均為1。此芯片在單片機系統(tǒng)中極大限度地起到了擴展I/O引腳資源的作用,只要用單片機的3個輸入引腳資源就能控制8個輸出,而且程序的編制也容易實現。當S1＝0,為“×”時,或S1為“×”,

＝1時,譯碼器被禁止,不能譯碼,所有輸出同時為1?！啊痢北硎救我鈹怠?/p>

2)二-十進制譯碼器

將二進制代碼譯成十進制數的邏輯電路稱為二-十進制(BCD)譯碼器(如CT74LS42)。這種譯碼器的原理與3線-8線譯碼器類似,只不過它有4個輸入端,10個輸出端,可輸出10個獨立的高、低電平信號。4位輸入代碼共有16個組合狀態(tài),其中6個沒有與其對應的輸出端,這6個代碼稱為偽碼。偽碼輸入時,10個輸出端處于無效狀態(tài),若輸出端是低電平有效,則此時6個偽碼對應的輸出均為高電平,如表3.2.8所示。技能訓練2的圖3.2.7中,七段字形數碼管工作時必須采用4線-7線七段顯示譯碼器進行譯碼驅動,其輸入為4位二進制BCD碼,輸出為7根控制線。下面以74LS48為例介紹七段顯示譯碼器。

74LS48是用于共陰極半導體數碼的譯碼／驅動器,其外引線排列如圖3.2.12所示,其功能見表3.2.9。圖3.2.1274LS48譯碼／驅動器圖3.2.13是8位數碼管顯示系統(tǒng)滅零控制的連接方法。圖3.2.13有滅零控制的數碼顯示系統(tǒng)圖

2.譯碼器的應用

譯碼器的應用范圍很廣,除能驅動顯示器外,還能實現存儲系統(tǒng)的地址譯碼和指令譯碼,實現邏輯函數,作多路分配器以及控制燈光等。下面介紹譯碼器的幾種典型應用。

1)用作地址譯碼器

實現微機系統(tǒng)中存儲或輸入／輸出接口芯片的地址譯碼是譯碼器的一個典型用途,圖3.2.14所示是四輸入變量譯碼器應用于半導體只讀存儲器地址譯碼的一個實例。

2)用譯碼器構成數據分配器或時鐘分配器

數據分配器也稱為多路分配器,它可以按地址的要求將1路輸入數據分配到多輸出通道中某一特定輸出通道去。由于譯碼器可以兼作分配器使用,廠家并不單獨生產分配器組件,而是將譯碼器改接成分配器。

圖3.2.15為將帶使能端的3線-8線譯碼器74LS138改作8路

數據分配器的應用電路。譯碼器的使能端作為分配器的數據輸入端,譯碼器的輸入端作為分配器的地址碼輸入端,譯碼器的輸出端作為分配器的輸出端。這樣分配器就會根據所輸入的地址碼將輸入數據分配到地址碼所指定的輸出通道。圖3.2.1574LS138改作8路分配器

3)用譯碼器實現邏輯函數

由于譯碼器在選通時各輸出函數為輸入變量相應最小項之非,而任意邏輯函數總能表示成最小項之和的形式。因此,譯碼器加一個與非門便可實現邏輯函數。

【例3.2.2】

用譯碼器實現邏輯函數

。

解

(1)譯碼器的輸出為輸入變量相應最小項之非,故先將邏輯函數式F寫成最小項之反的形式。由德·摩根定理得(2)F有3個變量,因而選用三變量譯碼器。

(3)將變量C、B、A分別接三變量譯碼器的C、B、A端,則上式變?yōu)閳D3.2.16是用三變量譯碼器74LS138實現上述函數的邏輯圖。圖3.2.1674LS138實現邏輯函數電路圖知識拓展組合邏輯電路的識讀、分析與設計方法

一、組合電路分析

1.組合電路分析的一般方法

根據給定的邏輯電路圖確定其邏輯功能的過程,即求出描述該電路的邏輯功能的函數表達式或者真值表的過程,就是組合邏輯電路分析的一般方法。其基本分析步驟如下:

(1)根據給定電路圖找出輸出狀態(tài)與輸入變量各種變化組合之間的邏輯關系(函數表達式)。對于由邏輯門電路構成的比較簡單的電路,一般是從輸入端向輸出端逐級寫出各個邏輯門輸出對其輸入的邏輯表達式,從而寫出整個邏輯電路的輸出對邏輯變量的邏輯函數式。必要時可以進行化簡,以求得最簡輸出邏輯函數式。對于比較復雜的電路或者無法得到邏輯圖的電路,則可通過搭接實驗電路直接測試輸出與輸入變量各種變化組合之間的電平變化關系。

(2)簡化邏輯函數或者列真值表。將輸入變量的狀態(tài)以自然二進制數順序的各種數值組合代入輸出邏輯函數式,求出相應的輸出狀態(tài)并填入表格,即得真值表。

(3)根據最簡邏輯函數或真值表,描述電路邏輯功能。

通常通過分析真值表的特點來說明電路的邏輯功能。

下面將對一些實際組合電路進行分析,進一步加深對分析方法的理解和運用。

2.分析實例

【例3.2.3】

試分析圖3.2.17所示電路的邏輯功能。圖3.2.17例3.2.3的邏輯圖解

(1)根據邏輯圖從輸入到輸出逐級寫出各個邏輯門的輸出為

最后得到輸出端的邏輯表達式為

(2)將上步得到的邏輯表達式化簡,可變換為(3)列出真值表如表3.2.10所示。

(4)確定電路的邏輯功能。從表3.2.10所示的真值表可以看出,三個變量輸入,只有兩個及兩個以上變量取值為1時輸出才為1?？梢姶穗娐房蓪崿F多數表決邏輯功能。

【例3.2.4】

分析圖3.2.18所示電路的邏輯功能。

解

(1)寫邏輯表達式并化簡。

此電路有三個輸出端,要分別寫出邏輯表達式:(2)列真值表。圖3.2.18電路真值表如表3.2.11所示。

(3)分析功能。從表3.2.11所示的真值表可以看出,三個輸出端只有一個為1,而且Y1=1時,A<B；Y2=1時,A=B；Y3=1時,A>B。因此,該電路是一位數值比較器。二、組合邏輯電路的設計

組合邏輯電路是根據所提出的邏輯要求,選擇合適的邏輯門電路并合理地組接,能完成滿足邏輯要求功能的電路。

1.組合邏輯電路設計的一般方法

所謂邏輯設計,就是從給定的邏輯要求出發(fā)求出邏輯電路的過程。組合電路的一般設計過程可以粗略地歸納為幾個基本步驟,如圖3.2.19所示。圖3.2.19組合邏輯電路設計步驟

2.組合邏輯電路設計實例

【例3.2.5】

某設備有A、B、C三個開關,要求在只有開關A接通的條件下,開關B才能接通；開關C僅在開關B接通的條件下才能接通。違反這一規(guī)程,則要發(fā)出報警信號。

設計一個能實現這一功能的報警控制電路。

解

(1)分析設計要求,確定邏輯變量。由題意可知,該報警電路的輸入變量是3個開關A、B、C的狀態(tài)。設開關接通用1表示,開關斷開用0表示；再設該電路的輸出報警信號為F,F為1表示報警,F為0表示不報警。

(2)列真值表。根據題目所表明的邏輯關系和上述假設,可列出如表3.2.12所示的真值表。

(3)畫卡諾圖并化簡。根據真值表畫的卡諾圖如圖3.2.20(a)所示。利用卡諾圖對邏輯函數進行化簡,得到最簡邏輯表達式為

(4)畫邏輯圖。根據邏輯表達式畫出邏輯圖,就得到符合題目所要求的控制電路,如圖3.2.20(b)所示。

【例3.2.6】

設計一個4位二進制數的加法器。

解

(1)分析要求。要設計4位二進制數加法器,我們首先來看1位二進制數如何相加。1位二進制數相加不僅要考慮本位的加數與被加數,還要考慮低位是否有進位,而輸出則為本位結果及向高位的進位信號,這就是通常所說的全加器。由于1位全加器是構成多位加法器的基礎,故舉例介紹設計1位全加器。圖3.2.20卡諾圖和邏輯圖

(2)列真值表。設1位全加器的加數、被加數還有低位的進位分別為A、B和CI,本位結果及向高位的進位分別為S和CO,可得如表3.2.13所示的真值表。

(3)寫邏輯函數并化簡。根據表3.2.13所示真值表,可列出下列邏輯函數:

(4)畫邏輯圖。由表達式畫出邏輯圖如圖3.2.21所示,圖(a)為一位全加器的邏輯圖,圖(b)為全加器邏輯符號。圖3.2.21全加器以上的全加器只能實現1位二進制數的加法,要實現多位二進制數的加法,可用多個1位全加器級聯而實現,即將低位片的進位輸出信號接到高位片的進位輸入端。如圖3.2.22所示是一個4位二進制數的加法電路,這種電路僅在低位片完成加法運算,確定了進位信號之后,高位片才能進行加運算,因此運算速度較慢。實際應用中,通常選用4位超前進位加法器組件,其運算速度很快。圖3.2.224位二進制數加法器電路任務實施數碼管電平顯示器的仿真測試

一、實訓目的

(1)進一步掌握PROTEUS仿真軟件的使用方法。

(2)掌握數碼管電平顯示器的原理及仿真測試方法。二、實訓儀器與材料

實訓應用計算機及PROTEUS軟件仿真,具體應用到的虛擬儀器及元件名稱如下:

虛擬信號發(fā)生器:GENERATORSSINE

電源端子:POWER

地端子:TERMINALSGROUND

點狀/條狀顯示驅動器:LM3914

編碼器:CD40147

與非門:CD4511

電阻:RES

數碼管:7SEGCA

二極管:1N4147

電解電容:Capelec三、實訓內容與步驟

(1)打開PROTEUS仿真軟件,按圖3.3.23在PROTEUS仿真界面中逐一找到相對應的虛擬元器件,設置元器件參數,并進行布局、連接電路圖。

(2)在PROTEUS仿真軟件里找到虛擬信號發(fā)生器,調整頻率為1000Hz輸出并連入電路中的拾音器端口位置,模擬聲音信號輸入。

(3)斷掉LM3914和CD40147的連線,將CD40147的15、11、12、13、1、2、3、4、5、10腳分別接地,點擊PROTEUS仿真軟件的播放圖標,觀察并記錄數碼管顯示數值。

(4)重新連接LM3914和CD40147的連線,雙擊信號發(fā)生器,調整多個頻率輸出,觀察數碼管顯示數值怎樣變化？圖3.2.23數碼管電平顯示器電路圖四、分析與思考

(1)LM3914的功能及應用？

(2)CD4069可用什么器件替換？

(3)數碼管顯示數值隨什么變化？

五、實訓評價

按附錄一中的“電路仿真實訓評分表”操作執(zhí)行。小結

編碼就是用二進制碼來表示給定的數字、字符或信息；相反,把二進制代碼翻譯成原來信息的過程稱為譯碼。常用的編碼有二進制編碼、二-十進制編碼和字符編碼,實現這些編碼和譯碼的電路稱為編碼器和譯碼器,它們也有相應的二進制編/譯碼器、二-十進制編/譯碼器和字符編/譯碼器。

編碼器通常有m個輸入端和n個輸出端,m與n之間滿足m≤2n的關系。編碼器的功能是從m個輸入信號中選中一個并編成一組二進制代碼并行輸出。譯碼器有n個輸入端和m個輸出端。譯碼器的功能是將n位并行輸入的二進制代碼,根據譯碼要求,選擇m個輸出中的一個或幾個輸出譯碼信息。

編/譯碼器的功能表較全面地反映了編/譯碼器的功能。要正確使用編碼器和譯碼器,必須通過功能表了解編/譯碼器的功能。編碼器和譯碼器除了輸入端和輸出端外,還有其他一些控制端。理解這些控制端的作用,對正確使用編/譯碼器十分重要。利用這些控制端還可以實現編碼器和編碼器、譯碼器和譯碼器之間的級聯,使編/譯碼器的位數得到擴展。顯示器是用來顯示圖形、文字、符號的器件,常用的LED、LCD顯示電路總是和譯碼器結合起來使用的,因此掌握譯碼器與顯示器的正確連接非常重要。

組合邏輯電路的特點是:任何時刻輸出信號僅僅取決于當時的輸入信號的取值組合,而與電路原來所處的狀態(tài)無關。符合這個特點的電路非常多,必須掌握組合邏輯電路的分析方法和設計方法,組合電路設計的四步法是一種應用最普遍的方法。任務三衰減式音量控制器的仿真測試

技能訓練1四人智力競賽搶答器的制作與測試

一、實訓目的

(1)熟悉常用集成觸發(fā)器的外形結構和特點。

(2)學會集成觸發(fā)器的使用方法。

(3)學會搶答器的制作及測試方法。二、實訓儀器與材料

萬用表:MY61

穩(wěn)壓電源:HG63303

集成電路測試儀:YB3116A

與非門:74LS20

JK觸發(fā)器:74LS76

發(fā)光二極管:常規(guī)

萬能板:5cm×7cm

按鍵:常規(guī)

電阻:5.1kΩ、510Ω三、實訓內容與步驟

(1)查集成器件手冊,了解74LS76的功能,辨認74LS76的管腳排列,標出圖中各集成電路輸入、輸出端的引腳編號。

(2)用集成電路測試儀或萬用表檢測集成器件,按圖3.3.1連接電路,并認真檢查電路是否正確,用萬用表檢查各IC的電源接線是否正確。

(3)檢查電路無誤后接通電源。

(4)電路功能測試:

①按下總清零開關SR后,所有指示燈滅,按其他任何開關觀察燈是否亮。圖3.3.1四人智力競賽搶答器電路②松開SR,按下S1～S4中的任何一個開關(如S1),與之對應的指示燈(如LED1)應被點亮,此時再按其他開關,其余指示燈均不亮,指示燈仍“保持”第一個開關按下時所對應的狀態(tài)不變。

③按總清零開關SR,所有指示燈應全部熄滅。

④重復第②和③步,依次檢查各指示燈是否被點亮和熄滅。

(5)如按步驟(4)操作不能達到上述要求,則要設法查找并排除故障,直至排除全部故障為止。四、分析與思考

(1)按下SR后,再按其他開關會出現什么現象,為什么？與SR連接的引腳起什么作用？

(2)若改成六路搶答器,電路將做哪些改動？知識鏈接基本RS觸發(fā)器

一、基本RS觸發(fā)器

1.電路組成

基本RS觸發(fā)器是構成其他各種觸發(fā)器的基礎,其組成如圖3.3.2(a)所示。由圖可知,基本RS觸發(fā)器由兩個與非門輸入、輸出端交叉耦合而成?；綬S觸發(fā)器有兩個輸入端、

(“－”表示低電平有效),兩個互補的輸出端Q和,其中,稱為置0端(復位端),稱為置1端(置位端)。

基本RS觸發(fā)器的邏輯符號如圖3.3.2(b)所示。圖3.3.2基本RS觸發(fā)器邏輯圖及其符號

2.邏輯功能

通常把觸發(fā)器Q端的輸出稱為整個觸發(fā)器的輸出狀態(tài),這樣觸發(fā)器有0和1兩個輸出狀態(tài)。在輸入信號和的作用下,觸發(fā)器輸出端狀態(tài)由1變?yōu)?或由0變?yōu)?時,稱為“翻轉”。設接收信號之前觸發(fā)器的狀態(tài)為Qn,稱為“現態(tài)”；接收信號之后的狀態(tài)用Qn+1表示,稱為“次態(tài)”。下面討論其邏輯功能。

當輸入端=0、=1時,無論Qn是0態(tài)還是1態(tài),其輸出端Qn+1=1,

=0,稱為觸發(fā)器被“置1”。此時為有效電平,所以稱為置1端或置位端。當輸入端=1、=0時,無論Qn是0態(tài)還是1態(tài),其輸出端Qn+1=0,

,稱為觸發(fā)器被“置0”。此時為有效電平,所以稱為置0端或復位端。

觸發(fā)器被復位后,即Qn=0時,若輸入端=1、=1,則Qn+1仍保持Qn的狀態(tài),即為低電平狀態(tài)不變。觸發(fā)器被置位后,即Qn=1時,若輸入端=1、=1,則Qn+1仍保持為高電平狀態(tài)不變,即觸發(fā)器處于“保持”狀態(tài),該狀態(tài)將一直保持到有新的置位或復位信號到來為止。

3.功能描述

觸發(fā)器的功能可用特性表、特性方程、狀態(tài)轉換圖及波形圖來描述。

1)特性表

描述觸發(fā)器次態(tài)Qn+1與輸入信號、現態(tài)Qn之間關系的真值表稱為特性表(或稱功能表)。根據以上分析,可列出基本RS觸發(fā)器的特性表如表3.3.1所示。

2)特性方程

描述觸發(fā)器次態(tài)Qn+1與輸入信號、現態(tài)Qn之間關系的邏輯表達式稱為觸發(fā)器的特性方程(或稱特征方程)。根據其特性表可以寫出描述基本RS觸發(fā)器的特性方程為由特性方程可以看出,基本RS觸發(fā)器的輸出狀態(tài)Qn+1不僅與當前的輸入狀態(tài)(、的狀態(tài))有關,而且還與其原來的輸出狀態(tài)Qn有關。這是觸發(fā)器的一個重要特點。

3)狀態(tài)轉換圖

狀態(tài)轉換圖是以圖形的方式描述觸發(fā)器的狀態(tài)變化對輸入信號的要求的,如圖3.3.3所示。圖中兩個圓圈分別代表觸發(fā)器的兩個狀態(tài),箭頭表示在輸入信號的作用下狀態(tài)轉移的方向,箭頭旁標的、值表示觸發(fā)器狀態(tài)轉換的條件,例如要求觸發(fā)器從1態(tài)轉換到0態(tài)時,輸入信號應取=1、=0。圖中“×”表示可為0也可為1。圖3.3.3基本RS觸發(fā)器的狀態(tài)轉換圖

4)波形圖

描述觸發(fā)器的狀態(tài)與輸入信號關系的波形稱為波形圖,也稱時序圖,圖3.3.4所示為基本RS觸發(fā)器的波形圖。圖中,對應某一個時刻,時刻以前為Qn,時刻以后為Qn+1,波形圖上只標Q和。設觸發(fā)器的初始狀態(tài)為0,根據給定的輸入信號、及特性表的邏輯關系,可畫出輸出波形。如當

=1、=0時,輸出端Q的狀態(tài)為0；當=0、=0時,Q為不定狀態(tài)。圖3.3.4基本RS觸發(fā)器的波形圖二、觸發(fā)器的觸發(fā)方式

基本RS觸發(fā)器的輸出狀態(tài)受輸入信號(、)直接控制,這種觸發(fā)器缺點是觸發(fā)器狀態(tài)的轉換沒有一個統(tǒng)一的節(jié)拍。而在實際使用中,往往要求觸發(fā)器按一定的節(jié)拍、協(xié)調一致地動作,這個用來協(xié)調各器件之間動作的控制信號被稱為時鐘脈沖(ClockPulse),用CP表示。由CP信號決定輸入信號何時對觸發(fā)器起作用。對時鐘CP的要求決定了觸發(fā)器的觸發(fā)方式。可分為電平觸發(fā)方式和邊沿觸發(fā)方式。

1.電平觸發(fā)方式

實現電平觸發(fā)的邏輯電路如圖3.3.5(a)所示,其中,與非門G1和G2組成了上述基本RS觸發(fā)器,在此觸發(fā)器的基礎上增加了用來引入R、S及時鐘脈沖CP的兩個與非門。由邏輯電路圖可知,當時鐘脈沖CP=0時,無論R和S端的電平如何變化,G3和G4門的輸出均為1,基本RS觸發(fā)器輸出保持原狀態(tài)不變；只有當時鐘脈沖CP=1時,觸發(fā)器的輸入信號S、R才起作用(置位或復位)。這種在時鐘脈沖的高電平(也可以是低電平)期間觸發(fā)的方式稱為電平觸發(fā)方式。以電平方式觸發(fā)的觸發(fā)器的特性方程與基本RS觸發(fā)器相同,其特性表如表3.3.2所示,其功能也可用圖3.3.5(b)所示的時序波表示。圖3.3.5時鐘控制RS觸發(fā)器

2.邊沿觸發(fā)方式

應用電平觸發(fā)方式的觸發(fā)器,若在電平控制有效期間存在干擾信息,會影響到輸出狀態(tài)。為克服這個缺點,將電平期間有效改為在時鐘脈沖的上升沿(或下降沿)到來時觸發(fā)器才接收輸入信號觸發(fā)。這樣僅當輸入端的干擾信號恰好在控制脈沖翻轉瞬間出現時才可能導致輸出信號的偏差,而在該時刻(時鐘沿)的前后,干擾信號對輸出信號均無影響。這種在時鐘脈沖信號的上升沿(或下降沿)觸發(fā)的方式稱為邊沿觸發(fā)方式,可分為上升沿觸發(fā)和下降沿觸發(fā),分別用“↑”和“↓”表示,在其邏輯符號中,上升沿觸發(fā)用“”表示,下降沿觸發(fā)用“”表示,分別如圖3.3.6(a)、(b)所示。圖3.3.6脈沖觸發(fā)沿及表示符號三、各種邏輯功能的觸發(fā)器

除RS觸發(fā)器外,在實際應用中根據邏輯功能的不同,還有D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器及T′觸發(fā)器等多種類型。

1.D觸發(fā)器

1)邏輯功能

在各種觸發(fā)器中,D觸發(fā)器是一種應用比較廣泛的觸發(fā)器,其觸發(fā)方式有電平觸發(fā)和邊沿觸發(fā)。圖3.3.7(a)為高電平觸發(fā)D觸發(fā)器的邏輯符號,表3.3.3為D觸發(fā)器的特性表。圖3.3.7時鐘狀態(tài)控制D觸發(fā)器

2)集成D觸發(fā)器

74LS74為集成雙D觸發(fā)器,其外引腳及邏輯符號如圖3.3.8所示。該芯片有兩個獨立的直接復位端(1、2

)和直接置位端(1、2),均為低電平有效；且有兩個獨立的時鐘脈沖端(1CP、2CP),上升沿觸發(fā)。即無論其輸入端為何種狀態(tài),當=0時,其對應觸發(fā)器的輸出端Qn+1=0,當

=0時,其對應觸發(fā)器的輸出端Qn+1=1；當=

=1且CP的上升沿到來時,其輸出端才滿足Qn+1=D。圖3.3.8集成雙D觸發(fā)器74LS74

2.JK觸發(fā)器

1)邏輯功能

如圖3.3.9(a)所示為上升沿觸發(fā)的JK觸發(fā)器的邏輯符號,其功能如表3.3.4所示。圖3.3.9邊沿控制的JK觸發(fā)器

2)集成JK觸發(fā)器

在上述技能訓練1中應用的74LS76為集成雙JK觸發(fā)器,其外引腳及邏輯符號如圖3.3.10所示。圖3.3.10集成雙JK觸發(fā)器

3.T′觸發(fā)器

T′觸發(fā)器是一種翻轉觸發(fā)器,其輸出狀態(tài)在每個時鐘控制沿到來時一定發(fā)生翻轉。T′觸發(fā)器的上升沿觸發(fā)和下降沿觸發(fā)的邏輯符號分別如圖3.3.11(a)、(b)所示,上升沿觸發(fā)的功能如表3.3.5所示。當時鐘脈沖的上升沿到來時,觸發(fā)器的輸出狀態(tài)發(fā)生翻轉,即若觸發(fā)器的現態(tài)Qn=1,則CP上升沿到來時,觸發(fā)器的次態(tài)Qn+1=0；當下一個CP的上升沿到來時,觸發(fā)器的下一個狀態(tài)Qn+1=1。上升沿觸發(fā)的波形圖如圖3.3.11(c)所示。下降沿觸發(fā)的T′觸發(fā)器是當下降沿到來時,觸發(fā)器發(fā)生翻轉。圖3.3.11邊沿控制的T′觸發(fā)器T′觸發(fā)器的特性方程為

4.T觸發(fā)器

T觸發(fā)器是一種可控翻轉觸發(fā)器,它有一個輸入端T。在時鐘脈沖CP的作用下,根據輸入端T信號的不同,決定觸發(fā)器是否翻轉,其功能如表3.3.6所示。當T=1,CP觸發(fā)沿到來時,觸發(fā)器的狀態(tài)將發(fā)生翻轉；當T=0,CP觸發(fā)沿到來時,觸發(fā)器輸出端的狀態(tài)保持不變。上升沿觸發(fā)的T觸發(fā)器的邏輯符號及波形如圖3.3.12所示。四、觸發(fā)器間的相互轉換

1.JK觸發(fā)器分別轉換為D、T、T′觸發(fā)器

JK觸發(fā)器是全功能電路,只要稍加改動就能替代D觸發(fā)器及其他類型觸發(fā)器。

1)構成D觸發(fā)器

比較JK觸發(fā)器與D觸發(fā)器的特性方程、Qn+1=D可知,如果令J=D,

=D,則有可見,將JK觸發(fā)器中的J端連到D,K端連到,就變成了與D觸發(fā)器一樣的功能。將JK觸發(fā)器轉換為D觸發(fā)器的電路如圖3.3.13(a)所示。

2)構成T觸發(fā)器

比較JK觸發(fā)器與T觸發(fā)器的特性方程、

可知,如果令J=K=T,則有可見,將JK觸發(fā)器中的J、K端都連到T,JK觸發(fā)器就變成了T觸發(fā)器。將JK觸發(fā)器轉換為T觸發(fā)器的電路如圖3.3.13(b)所示。

3)構成T′觸發(fā)器

將JK觸發(fā)器的J和K相連作為T′輸入端并接高電平,便構成了T′觸發(fā)器,如圖3.3.13(c)所示。T′觸發(fā)器實際上是T觸發(fā)器輸入T＝1時的一個特例。圖3.3.13JK觸發(fā)器分別轉換為D、T、T′觸發(fā)器電路圖

2.D觸發(fā)器分別轉換為JK、T觸發(fā)器

1)D觸發(fā)器轉換為JK觸發(fā)器

比較D觸發(fā)器特性方程與JK觸發(fā)器的特性方程可知,只要能保證,則D觸發(fā)器就變成了JK觸發(fā)器,其電路如圖3.3.14(a)所示。

2)D觸發(fā)器轉換為T觸發(fā)器

比較D觸發(fā)器特性方程與T觸發(fā)器的特性方程可知,只要能保證D=

,則D觸發(fā)器就變成了T觸發(fā)器,如圖3.3.14(b)所示。若令T=1,則D觸發(fā)器就變成了T′觸發(fā)器。同理,利用上述方法還可以實現其他觸發(fā)器間的轉換。圖3.3.14D觸發(fā)器轉換為JK、T觸發(fā)器電路圖技能訓練2計數及顯示電路的制作與測試

一、實訓目的

(1)熟悉計數器的邏輯功能。

(2)學會計數器的使用方法,掌握中規(guī)模集成計數器74LS161各管腳功能。

(3)熟悉計數器的一般應用。二、實訓儀器與材料

數字電路測試儀:YB3116A

直流穩(wěn)壓電源:HG63303

萬用表:DT9205A

邏輯筆:BK8610B

顯示驅動器:74LS48

與非門:74LS00

計數器:74LS161

電阻:5kΩ

共陰數碼管:常規(guī)

鈕子開關:常規(guī)

萬能板:9cm×7cm三、實訓內容與步驟

(1)查集成電路手冊,初步了解74LS161、74LS00的功能,確定其管腳排列和各管腳的功能。

(2)按圖3.3.15在電路板上焊接好實訓電路,并檢查電路,確認無誤后再接通電源。圖3.3.15計數及顯示電路圖

(3)防抖開關功能測試。電路中防抖開關是由基本RS觸發(fā)器及電阻R、鈕子開關S組成的,該電路能在輸入開關

的作用下產生一個理想的單脈沖信號,消除了機械式開關的抖動現象。

撥動開關S分別將74LS00的4、2管腳輪流接地,用邏輯筆或示波器測試74LS00的3腳,查看是否符合基本RS觸發(fā)器的邏輯功能。

(4)計數器74LS161功能測試。

①異步置“0”功能。接好電源和地,將74LS161的１腳接地,無論其他各輸入端的狀態(tài)如何,用邏輯筆測試計數器的輸出端Q3～Q0,如果操作無誤均為0,數碼管顯示為0。②同步置數功能。將74LS161的１腳接高電平,74LS161的９腳接低電平,數據輸入端(74LS161的3～6腳)D3～D0置0111,撥動開關S,測試輸出端Q3～Q0的電平。如果操作無誤,Q3～Q0的數據為0111,且數碼管顯示7,說明D3～D0的數據已預置到Q3～Q0端。

③計數和進位功能。將74LS161的1、9、7、10管腳均接高電平,撥動開關S,記錄輸出端狀態(tài)。如果操作正確,每輸入一個CP脈沖,計數器就進行一次加法計數。計數器輸入16個脈沖時,輸出端Q3～Q0變?yōu)?000,此時進位輸出端C輸出一個高電平脈沖。④保持功能。將74LS161的1、9腳接高電平,7、10腳中一個接低電平,其余輸入端接任意電平,觀察輸出端的狀態(tài)。如果操作無誤,Q3～Q0保持不變。

⑤按圖示電路利用開關分別將74LS00的4、2管腳輪流接地,當管腳2每接地一次,用邏輯筆測試74LS161的4個輸出端Q3～Q0的電平,同時觀察數碼管顯示的數字,并將結果填入表3.3.7中。四、分析與思考

(1)在實訓中防抖開關為什么可以防抖動？

(2)在實訓電路中,當計數時,計數器74LS161的9腳接高電平和接74LS00的8腳輸出有何不同,為什么？

(3)對計數器74LS161輸入一個脈沖,74LS161的輸出就遞增1,輸入16個脈沖時,輸出端Q3～Q0變?yōu)?000,此時進位輸出端C輸出一個高電平脈沖。這說明該計數器的計數進制是多少？知識鏈接計數器

一、計數器的基本原理及分類

1.計數器的基本計數原理

從技能訓練2中可以看出,每輸入一個脈沖,74LS161進行一次計數,這種具有對輸入脈沖的個數進行計數功能的電路稱為計數器。

計數器可由觸發(fā)器及門電路設計而成。一個觸發(fā)器能表示一位二進制數的兩種狀態(tài),兩個觸發(fā)器能表示兩位二進制數的4種狀態(tài),n個觸發(fā)器能表示n位二進制數的2n種狀態(tài),即由n個觸發(fā)器組成的計數器能計2n個數。圖3.3.16(a)是由3個JK觸發(fā)器構成的3位二進制計數器,其中T2為最高位,T0為最低位,計數輸出用Q2Q1Q0表示,3個觸發(fā)器的數據輸入端(三個JK觸發(fā)器的J、K端)恒為“1”,即JK觸發(fā)器都接成了T′觸發(fā)器,用計數脈沖CP的下降沿觸發(fā)。

3位二進制計數器的工作原理如下:

設計數器初始狀態(tài)為Q2Q1Q0=000,當第1個CP脈沖作用后,T0翻轉,Q0由“0”變“1”,T1、T2不翻轉,保持0狀態(tài)不變,此時Q2Q1Q0的狀態(tài)由000→001；第2個CP脈沖作用后,T0又翻轉,Q0由“1”變“0”,由于Q0下降沿的作用,T1翻轉,Q1由“0”變“1”,Q2Q1Q0的狀態(tài)由001→010；依此類推,當連續(xù)輸入CP脈沖時,計數器Q2Q1Q0的狀態(tài)按000→001→010→011→100→101→110→111的規(guī)律變化。之后,再輸入第8個CP脈沖時,Q0由“1”→“0”,其下降沿使Q1由“1”→“0”,Q1的下降沿使Q2由“1”→“0”,計數狀態(tài)由111→000,完成一個計數周期。計數器的狀態(tài)圖和時序圖分別如圖3.3.16(b)、(c)所示。

修改二進制計數器反饋或數據輸入,便可構成十進制或任意進制計數器。如技能訓練2電路中在計數至Q3Q2Q1Q0=1001時,由于反饋的作用,在輸入第10個CP脈沖后,使計數狀態(tài)由1001→0000,即恢復到初始狀態(tài),則構成十進制計數器。同樣,若在圖3.3.16(a)所示的3位二進制計數器中增加反饋電路,使其輸入第6個CP脈沖后,能使計數狀態(tài)由101→000,即構成六進制計數器。圖3.3.163位異步二進制計數器及狀態(tài)圖和時序圖

2.計數器的分類

計數器種類很多,也有多種分類方法。

(1)按計數器中觸發(fā)器是否按同一觸發(fā)脈沖翻轉可分為同步計數器和異步計數器。如果計數器中的全部觸發(fā)器共用同一個時鐘脈沖,而且這個脈沖是計數輸入脈沖時,就是同步計數器。如果計數器中只有部分觸發(fā)器的時鐘脈沖是計數輸入脈沖,另一部分觸發(fā)器的時鐘脈沖由其他觸發(fā)器的輸出信號提供時,就是異步計數器。

(2)按計數過程中計數的增減不同可將計數器分為加法計數器、減法計數器及加減可逆計數器。在輸入脈沖的作用下其輸出按遞增規(guī)律計數的計數器稱為加法計數器,進行遞減計數的計數器稱為減法計數器。如果在控制信號作用下,既可以進行加法計數又可以進行減法計數,則稱為可逆計數器。

(3)按計數體制來分可將計數器分為二進制、十進制和任意進制(或N進制)計數器。各計數器按其各自計數進位規(guī)律進行計數,如果組成計數器的觸發(fā)器的個數為n個,則二進制計數器的有效循環(huán)狀態(tài)為2n個,十進制計數器的有效循環(huán)狀態(tài)為10個,有效循環(huán)狀態(tài)數即不是10也不是2n的,則為任意進制計數器。圖3.3.16(a)所示計數器由3個觸發(fā)器組成,計數有效循環(huán)狀態(tài)為8個,各觸發(fā)器的翻轉不是受同一個CP脈沖控制,且計數按遞增規(guī)律進行,因此該計數器是異步二進制加法計數器。

用觸發(fā)器構成的計數器在數字系統(tǒng)中得到廣泛的應用,因此制造商生產了各種不同功能的集成器件,設計人員可根據廠商提供的引腳圖、功能表等了解其功能,以選擇合適的器件。下面分別介紹幾種常用集成計數器。二、二進制計數器

二進制計數器的有效循環(huán)狀態(tài)為2n=N個,N稱為計數器的?；蛴嫈等萘?。若n=1,2,3…,則N=2,4,8…,相應的計數器稱為模2計數器、模4計數器和模8計數器等。

1.同步二進制計數器

在技能訓練2中采用的74LS161是4位二進制同步集成計數器。圖3.3.17(a)、(b)所示為74LS161引腳圖和邏輯符號。圖3.3.1774LS161引腳圖和邏輯符號

74LS161功能表如表3.3.8所示。

2.異步二進制計數器

74LS93是異步4位二進制加法計數器,圖3.3.18(a)和(b)分別為它的邏輯符號和邏輯圖。圖3.3.18集成4位二進制異步加法計數器74LS93三、十進制計數器

1.同步十進制計數器

74LS192是一個十進制同步加減可逆計數器,它可以作加法計數,也可以作減法計數。圖3.3.19(a)為74LS192的邏輯圖。

圖3.3.19(b)為74LS192的時序圖,其功能表如表3.3.9所示。圖3.3.1974LS192引腳圖和時序圖

2.異步十進制計數器

74LS90是二-五-十進制加法計數器,其邏輯圖如圖3.3.20(a)所示。圖中S91、S92為直接置“9”端,R01、R02為直接置“0”端,CP0、CP1為計數脈沖輸入端。表3.3.10為74LS90的功能表。

圖3.3.20(b)為5421碼異步十進制加法計數器連接方法,

圖3.3.20(c)是其波形圖。顯然,Q0端輸出的是方波,且是輸入脈沖的10分頻。圖3.3.20二-五-十進制加法計數器74LS90

知識拓展任意進制計數器

利用已有的集成計數器構成任意進制計數器的方法通常有三種:

(1)直接選