《電子技術(shù)基礎(chǔ)》課件1課題十四

第14章模/數(shù)和數(shù)/模轉(zhuǎn)換14.1D/A轉(zhuǎn)換14.2A/D轉(zhuǎn)換14.1D/A轉(zhuǎn)換1.權(quán)電阻D/A轉(zhuǎn)換電路

權(quán)電阻D/A轉(zhuǎn)換網(wǎng)絡(luò)的原理電路如圖14.1所示。集成運(yùn)放反相輸入端為“虛地”，每個(gè)開關(guān)可以切換到兩個(gè)不同的位置，切換到哪個(gè)位置由相應(yīng)位數(shù)字量控制。當(dāng)數(shù)字量為“1”時(shí)，開關(guān)接ER；當(dāng)數(shù)字量為“0”時(shí)，開關(guān)接地。14.1.1轉(zhuǎn)換電路

圖14.1權(quán)電阻D/A轉(zhuǎn)換網(wǎng)絡(luò)

選擇權(quán)電阻網(wǎng)絡(luò)中電阻的阻值時(shí)，應(yīng)該使流過該電阻的電流與該電阻所在位的權(quán)值成正比。這樣，從最高位到最低位，每一位對應(yīng)的電阻值應(yīng)是相鄰高位的2倍，使各支路電流從高位到低位逐位遞減1/2。當(dāng)輸入二進(jìn)制數(shù)碼中某一位Bi=1時(shí)，開關(guān)Si接至基準(zhǔn)電壓ER，這時(shí)在相應(yīng)的電阻Ri支路上產(chǎn)生電流為

當(dāng)Bi=0時(shí),開關(guān)Si接地，電流Ii=0。因此，第i路的電流為總的輸出電流輸出電壓2.R-2RT型D/A轉(zhuǎn)換電路

圖14.2是R-2RT型D/A轉(zhuǎn)換電路的原理電路。與權(quán)電阻D/A轉(zhuǎn)換電路一樣，二進(jìn)制碼Bi控制著開關(guān)Si的位置。Bi為1，Si接ER；Bi為0，Si接地。

圖14.2R-2RT型D/A轉(zhuǎn)換電路集成運(yùn)放反相輸入端為“虛地”。因此，從兩端的T型節(jié)點(diǎn)開始，向中間逐節(jié)點(diǎn)推算，很容易得到：當(dāng)Bi=1,其余位均為0時(shí)，從節(jié)點(diǎn)i向左向右看的電阻都是2R，這樣,從開關(guān)Si經(jīng)2R支路流進(jìn)節(jié)點(diǎn)的電流等分后分別向左向右流出,其等效電路如圖14.3所示。圖14.3某模擬開關(guān)接ER，其它開關(guān)接地時(shí)等效電路

由等效電路可求出，接電源支路所提供的電流均為Ii=EＲ/3R。而且這個(gè)電流在流向集成運(yùn)放反相輸入端的途中，每經(jīng)過一個(gè)節(jié)點(diǎn)，電流要減小一半，這可以用疊加定理說明。假定其它各開關(guān)都接0，那么（1/2）Ii向右流過橫著的電阻后,向右向下看的等效電阻都是2R,它們將電流等分。二進(jìn)制碼最高位對集成運(yùn)放輸入端方向的電流為二進(jìn)制碼控制的各開關(guān)對集成運(yùn)放輸入端產(chǎn)生的總電流為輸出電壓為其它各位產(chǎn)生的電流逐位減小一半，依次為3.倒置T型D/A轉(zhuǎn)換電路

R-2RT型D/A轉(zhuǎn)換電路中,數(shù)字信號各位的傳輸時(shí)間不同，因而輸出端會產(chǎn)生尖峰效應(yīng)。倒置T型D/A轉(zhuǎn)換電路可以克服這種缺點(diǎn)。這種電路的原理圖如圖14.4所示。

圖14.4倒置T型D/A轉(zhuǎn)換電路

集成運(yùn)放反相輸入端為“虛地”，所以，不論開關(guān)切換到哪個(gè)位置，2R上端都接了0電位。這樣，從電阻網(wǎng)絡(luò)左端開始,用串并聯(lián)方法可以得到從ER看進(jìn)去的對地的等效電阻為R。這樣，從參考電源ER流進(jìn)電阻網(wǎng)絡(luò)的電流為I=ER/R。

該電路工作時(shí),在前一組二進(jìn)制碼切換到后一組二進(jìn)制碼時(shí),各位碼對應(yīng)的電流同時(shí)到達(dá)集成運(yùn)放輸入端,因而不會產(chǎn)生尖峰效應(yīng)。用與分析R-2RT型D/A轉(zhuǎn)換電路類似的方法可知，每經(jīng)過一個(gè)節(jié)點(diǎn),經(jīng)過電阻向上流的電流減小一半,正好反映了二進(jìn)制各位碼應(yīng)滿足的位權(quán)關(guān)系。因此，可直接寫出14.1.2集成D/A轉(zhuǎn)換器

DAC0830系列包括DAC0830，DAC0831，DAC0832。下面以DAC0832為例說明其基本工作過程。

DAC0832方框圖及引線圖如圖14.5所示。芯片內(nèi)含有一個(gè)八位D/A轉(zhuǎn)換電路，由倒T型電阻網(wǎng)絡(luò)和電子開關(guān)組成。還包括一個(gè)八位的輸入寄存器和一個(gè)八位的DAC寄存器。當(dāng)DAC寄存器中的數(shù)字信號在進(jìn)行D/A轉(zhuǎn)換時(shí)，下一組數(shù)字信號可存入輸入寄存器，這樣可提高轉(zhuǎn)換速度。芯片外接集成運(yùn)放,將轉(zhuǎn)換成的模擬電流信號放大后轉(zhuǎn)變成電壓信號輸出。

圖14.5DAC0832原理框圖和引線排列圖(a)原理框圖；(b)引線排列圖各引腳功能簡要說明如下：

(1）D0～D7：八位數(shù)字?jǐn)?shù)據(jù)輸入，D7為最高位，D0為最低位。（2）Iout1:模擬電流輸出端。（3）Iout2:模擬電流輸出端，接地。（4）Rf:若外接的集成運(yùn)放電路增益小，則在該引出端與集成運(yùn)放輸出端之間加接電阻；若外接的集成運(yùn)放電路增益足夠大，則不必外接電阻，直接將該引出端與運(yùn)放輸出端相連。

（5）Uref:基準(zhǔn)參考電壓端，在+10V～-10V之間選擇。

(6）UCC:電源電壓端，在+5V～+15V之間選擇，+15V最佳。

(7）DGND：數(shù)字電路接地端。

(8）AGND：模擬電路接地端，通常與DGND相接。(9）：片選信號，低電平有效。

(10）：DAC寄存器的傳送控制信號，低電平有效。

(11）：DAC寄存器的寫入控制信號。1.抽樣保持

抽樣就是對模擬信號在有限個(gè)時(shí)間點(diǎn)上抽取樣值。圖14.6示出了A/D轉(zhuǎn)換電路框圖。14.2A/D轉(zhuǎn)換14.2.1轉(zhuǎn)換步驟

圖14.6A/D轉(zhuǎn)換電路框圖抽樣電路是一個(gè)模擬開關(guān)，uA是模擬信號，模擬開關(guān)在抽樣脈沖us作用下不斷地閉合和斷開。開關(guān)閉合時(shí)，uo1=uA；開關(guān)斷開時(shí)，uo1=0。這樣，在抽樣電路輸出端得到一系列在時(shí)間上不連續(xù)的脈沖。抽樣值要經(jīng)過編碼形成數(shù)字信號，這需要一段時(shí)間，因?yàn)閿?shù)字信號的各位碼是逐次逐位編出的。在編碼的這段時(shí)間里，抽樣值作為編碼的依據(jù)，必須恒定。保持電路的作用，就是使抽樣值在編碼期間保持恒定。對圖14.6所示的這種保持電路來說，模擬信號源內(nèi)阻及模擬開關(guān)的接通電阻應(yīng)很小，它們與電容C組成的電路的時(shí)間常數(shù)應(yīng)非常小，以保證在模擬開關(guān)閉合期間，電容C上的電壓能跟蹤抽樣值變化。保持電容后面接著由集成運(yùn)放組成的跟隨器。這種跟隨器的輸入阻抗極大，電容上保持的電壓經(jīng)該阻抗的放電極少，不會造成影響。圖14.7示出了從抽樣到保持的信號波形。t0、t１…時(shí)間點(diǎn)上的豎直線表示在該時(shí)刻的抽樣值，而階梯波表示抽樣值經(jīng)保持電路展寬以后的波形。圖14.7保持電路輸出波形

可以看出，當(dāng)抽樣頻率足夠高的時(shí)候，保持電路輸出的階梯波就逼近原模擬信號。事實(shí)上，由數(shù)字信號恢復(fù)成模擬信號的時(shí)候，就是根據(jù)數(shù)字信號還原出這種形狀逼近原模擬信號的階梯波的。為了使還原出來的模擬信號不失真，對抽樣頻率fs的要求為

式中，fmax是被抽樣的模擬信號所包含的信號中頻率最高的信號的頻率。

2.量化編碼

抽樣保持電路得到的階梯波的幅值有無限多個(gè)值，無法用位數(shù)有限的數(shù)字信號完全表達(dá)。我們可以選定一個(gè)基本單元電平，將其稱為基本量化單位。用基本量化單位對抽樣值進(jìn)行度量，如果在度量了n次后，還剩下不足一個(gè)基本量化單位的部分，就根據(jù)一定的規(guī)則，把剩余部分歸并到第n或第n+1個(gè)量化電平上去。這樣，所有的抽樣值都是有限個(gè)離散值集合之一。像這樣將抽樣值取整歸并的方式及過程就叫“量化”。將量化后的有限個(gè)整值編成對應(yīng)的數(shù)字信號的過程叫“編碼”。

14.2.2A/D轉(zhuǎn)換電路

1.逐次逼近式A/D轉(zhuǎn)換電路

圖14.8是三位逐次逼近型A/D轉(zhuǎn)換電路。圖中，

F1～F5這5個(gè)D觸發(fā)器構(gòu)成環(huán)形計(jì)數(shù)器，F(xiàn)A～FC是逐次逼近寄存器，1～5號門組成控制邏輯電路，三位DAC電路是把三位二進(jìn)制數(shù)字碼轉(zhuǎn)換成對應(yīng)模擬信號的D/A轉(zhuǎn)換電路,uA是保持電路送來的樣值電壓。其工作過程如下：圖14.8三位逐次比較型A/D轉(zhuǎn)換電路初始狀態(tài),環(huán)形計(jì)數(shù)器被復(fù)位脈沖置成Q1～Q5=10000。此時(shí),FA的S=1,R=0,FB、FC觸發(fā)器的S=0,R=1。這里,之所以討論FA、FB、FC的S和R,是因?yàn)橄乱粋€(gè)CP脈沖觸發(fā)沿到來時(shí)，將根據(jù)這三個(gè)觸發(fā)器的R和S來決定三個(gè)觸發(fā)器的新狀態(tài)。第一個(gè)CP脈沖輸入：Q1～Q5=01000,QAQBQC=100。三位DAC電路又把100轉(zhuǎn)換成對應(yīng)的模擬電壓uf，送入比較器與實(shí)際的模擬信號uA進(jìn)行比較，若uA≥uf，C=0;否則，C=1。

FA的S=0,R=Q2·C=C,FB的S=1,R=0,FC的S=R=0。第二個(gè)CP脈沖輸入：若上次比較器輸出為0,則這次的QQAQBQC=110;若上次比較器輸出為1,則這次的QAQBQC=010。

DAC電路再將110或010轉(zhuǎn)換成的新模擬信號uf送入比較器與實(shí)際的模擬信號uA進(jìn)行比較。同樣，比較器的輸出C可能為0,也可能為1。環(huán)形計(jì)數(shù)器的狀態(tài)Q1～Q5=00100,這使FA的S=0,R=0,FB的S=0,R=CQ3+Q1=CQ3=C;FC的S=1,R=0。第三個(gè)CP脈沖輸入：FA的狀態(tài)不變,FC的狀態(tài)變?yōu)?。若上次比較器輸出為0,這次FB維持1狀態(tài)不變,QAQBQC=111/011;若上次比較器輸出為1,這次FB的狀態(tài)就為0,QAQBQC=101/001。

DAC電路再進(jìn)行轉(zhuǎn)換,比較器再進(jìn)行比較,比較器又輸出0或1。環(huán)形計(jì)數(shù)器的狀態(tài)Q1～Q5=00010,這使FA、FB的S=0,R=0;FC的S=0,R=CQ4+Q1=C。第四個(gè)CP脈沖輸入：FA和FB狀態(tài)不變。若上次比較器輸出為0,這次FC維持1狀態(tài)不變,QAQBQC的狀態(tài)為111/011或101/001，保持不變;若上次比較器輸出為1,這次FC的狀態(tài)就由1變0,QAQBQC的狀態(tài)就為100/000。環(huán)形計(jì)數(shù)器的狀態(tài)Q1～Q5=00001,打開了輸出端的三個(gè)與門,將最后轉(zhuǎn)換成的三位二進(jìn)制碼ABC輸出。第五個(gè)CP脈沖輸入：環(huán)形計(jì)數(shù)器的狀態(tài)回復(fù)到Q1～Q5=10000的初始狀態(tài),準(zhǔn)備對下一次模擬信號抽樣值進(jìn)行轉(zhuǎn)換。下面舉例說明這種編碼過程。設(shè)輸入模擬信號uA的滿量程值為12V,用三位二進(jìn)制編碼,碼值QAQBQC與uA之間的對應(yīng)關(guān)系如表14.1所示。表14.1設(shè)抽樣保持值為6.8V。編碼過程如下：起始復(fù)位:Q1～Q5=10000,FA的S=1,R=0;FB、FC的S=R=0。第一個(gè)CP脈沖輸入：QAQBQC=100,Q1～Q5=01000。經(jīng)DAC變換后,對應(yīng)于碼值100的模擬信號uf為7.5V,uA<uf，比較器輸出1。這樣,FA的S=0,R=Q2，C=1,FB的S=1,R=0,FC的S=R=0。第二個(gè)CP脈沖輸入：QAQBQC=010,Q1～Q5=00100。碼值010經(jīng)DAC變換后,uf=4.5V,uA>uf,比較器輸出0。此時(shí),FA、FB的R和S都為0，F(xiàn)C的S=1,R=0。第三個(gè)CP脈沖輸入：QAQBQC=011,Q1～Q5=00010。碼值011經(jīng)DAC變換后,

uf=6.8V,uA>uf,比較器輸出0。此時(shí),FA、FB、FC的R和S都為0。下一個(gè)CP脈沖到達(dá)時(shí)，它們的狀態(tài)全不變。第四個(gè)CP脈沖輸入：QAQBQC=011,Q1～Q5=00001。QAQBQC是最后編成的碼。第五個(gè)CP脈沖輸入：恢復(fù)初態(tài)。

2.雙積分型A/D電路原理電路如圖14.9所示，由積分器、比較器、計(jì)數(shù)器及控制電路組成。所謂雙積分，是指積分器要用兩個(gè)極性不同的電源進(jìn)行兩個(gè)不同方向的積分。波形圖如圖14.10所示。圖14.9雙積分型A/D轉(zhuǎn)換器原理框圖

圖14.10雙積分A/D轉(zhuǎn)換電路的工作波形轉(zhuǎn)換之前，將計(jì)數(shù)器清零，開關(guān)SA2閉合，電容放電到零，積分器反相輸入端是“虛地”,積分器輸出uo1=0。轉(zhuǎn)換開始，邏輯控制電路使開關(guān)SA2斷開，開關(guān)SA1接通抽樣保持電路，輸入樣值uA。積分電流為uA/R，方向從左向右，由于恒流充電，電容C上電壓線性變化，uo1線性下降，如圖14.10中從t=0到t=t1所示。由于uo1是負(fù)值，比較器輸出高電平，開放計(jì)數(shù)控制門，計(jì)數(shù)器由零開始計(jì)數(shù)。當(dāng)計(jì)數(shù)器計(jì)到QnQn-1

…Q0=10…0時(shí)，Qn由低變高，觸發(fā)開關(guān)SA1切換到接通基準(zhǔn)電壓-UR的位置?？梢?，電容是定時(shí)充電，充電時(shí)間為2n個(gè)計(jì)數(shù)脈沖周期。顯然，樣值uA越大，積分電流就越大，uo1的絕對值就越大。圖14.10中,實(shí)線示出的為uA較大時(shí)的uo1

的波形。在開關(guān)SA1接通-UR的同時(shí)，計(jì)數(shù)器又從零開始計(jì)數(shù)。電容放電，放電電流UR/R是恒流,方向從右向左，uo1

線性上升。不論放電開始時(shí)uo1

的絕對值是大是小，uo1絕對值下降的速度都一樣，即放電曲線斜率不變，如圖14.10中t從t1到t2之間的波形所示。

由于實(shí)際電路中必須保證|UR|>uA，故電容的放電電流比充電電流大，放電比充電快。計(jì)數(shù)器尚未計(jì)到Qn=1時(shí)，電容就放電完畢，并反向充上少量電荷，使uo1

變?yōu)檎?。?dāng)uo1

稍大于0時(shí),uo2

就變?yōu)榈碗娖?，封鎖了計(jì)數(shù)控制門，計(jì)數(shù)器停止計(jì)數(shù)。此時(shí)，計(jì)數(shù)器的即時(shí)計(jì)數(shù)值Qn-1

…Q0就是抽樣值uA對應(yīng)的二進(jìn)制數(shù)字編碼。當(dāng)取樣值是負(fù)值時(shí)，基準(zhǔn)電壓應(yīng)為正值。工作原理與上述分析過程相同，只是所有相關(guān)電流方向和電壓極性與上述樣值是正值時(shí)相反。

3.集成A/D轉(zhuǎn)換電路集成A/D轉(zhuǎn)換電路很多，下面介紹兩種。

1）ADC0809ADC0809內(nèi)部基本電路是逐次比較型A/D轉(zhuǎn)換電路，其原理框圖及芯片引腳排列圖如圖14.11（a）、(b)所示。圖