《電子技術(shù)基礎(chǔ)》課件1課題十

課題十組合邏輯電路10.1組合邏輯電路的分析與設(shè)計(jì)

10.2組合邏輯部件

10.3競(jìng)爭(zhēng)與冒險(xiǎn)

10.1組合邏輯電路的分析與設(shè)計(jì)

10.1.1組合邏輯電路的分析如果數(shù)字電路的輸出只決定于電路當(dāng)前輸入，而與電路以前的狀態(tài)無關(guān)，這類數(shù)字電路就是組合邏輯電路。對(duì)組合邏輯電路的分析，就是根據(jù)給定的電路，確定其邏輯功能。對(duì)于比較簡(jiǎn)單的組合邏輯電路，通過列寫邏輯函數(shù)式或真值表及化簡(jiǎn)等過程，即可確定其邏輯功能。對(duì)于較復(fù)雜的電路，則要搭接實(shí)驗(yàn)電路，測(cè)試輸出與輸入變量之間的邏輯關(guān)系，列成表格（功能表），方可分析出其邏輯功能。

(2)列出函數(shù)的真值表，如表10.1所示。所謂真值表，是在表的左半部分列出函數(shù)中所有自變量的各種組合，右半部分列出對(duì)應(yīng)于每一種自變量組合的輸出函數(shù)的狀態(tài)。

(3)可見該電路是判斷三個(gè)變量是否一致的電路。例10.1

分析圖10.1所示電路的邏輯功能。

解（1）寫出該電路輸出函數(shù)的邏輯表達(dá)式。圖

10.1不一致判定電路

ABCZ00000011010101111001101111011111表10.1真值表例10.2

分析圖10.2所示電路的邏輯功能。解該電路有八個(gè)輸出端,當(dāng)E1=1、不成立時(shí)，與門輸出低電平0，封鎖了輸出端八個(gè)與非門，電路不能工作；當(dāng)E1=1、成立時(shí)，上述封鎖作用消失，輸出端的狀態(tài)隨輸入信號(hào)A2、A1、A0的變化而變化，電路工作。E1、、三個(gè)輸入端可以使電路工作或者不工作，故稱它們?yōu)槭鼓芏?。圖10.23-8譯碼器邏輯電路圖

當(dāng)A2A1A0=101時(shí)，A1的低電平使、、、輸出高電平，A0的高電平進(jìn)一步使、輸出高電平，A2的高電平進(jìn)一步使輸出高電平。這樣，只有輸出低電平。因而得到的邏輯表達(dá)式為用同樣的方法，可以寫出所有輸出端的邏輯表達(dá)式如下：根據(jù)上述表達(dá)式可列出如表10.2所示的真值表。

表10.2真值表

依據(jù)上述分析，可以看出，對(duì)應(yīng)于A2、A1、A0八種組合中的每一種組合，八個(gè)輸出端中只有對(duì)應(yīng)的一個(gè)端子輸出0，其它輸出端都輸出1。這就是這個(gè)電路能完成的邏輯功能。這個(gè)電路是我們將要講到的譯碼器中的集成譯碼器74LS138的內(nèi)部電路。

10.1.2組合邏輯電路的設(shè)計(jì)

組合邏輯電路的設(shè)計(jì)，一般分下述幾個(gè)步驟：

(1)根據(jù)給定的設(shè)計(jì)要求，確定哪些是輸入變量，哪些是輸出變量，分析它們之間的邏輯關(guān)系，并確定輸入變量的不同狀態(tài)以及輸出端的不同狀態(tài)，哪個(gè)該用1表示，哪個(gè)該用0表示。

(2)列真值表。在列真值表時(shí)，不會(huì)出現(xiàn)或不允許出現(xiàn)的輸入變量的取值組合可不列出。如果列出，就在相應(yīng)的輸出函數(shù)處畫“×”號(hào)，化簡(jiǎn)時(shí)作約束項(xiàng)處理。

(3)用卡諾圖或公式法化簡(jiǎn)。

(4)根據(jù)簡(jiǎn)化后的邏輯表達(dá)式畫出邏輯電路圖。

例10.3

交叉路口的交通管制燈有三個(gè)，分紅、黃、綠三色。正常工作時(shí)，應(yīng)該只有一盞燈亮，其它情況均屬電路故障。試設(shè)計(jì)故障報(bào)警電路。

解設(shè)定燈亮用1表示，燈滅用0表示；報(bào)警狀態(tài)用1表示，正常工作用0表示。紅、黃、綠三燈分別用R、Y、G表示，電路輸出用Z表示。列出真值表如表10.3所示。RYGZ00010010010001111000101111011111表10.3真值表圖10.3報(bào)警電路卡諾圖作出卡諾圖(圖10.3)，可得到電路的邏輯表達(dá)式為若限定電路用與非門作成，則邏輯函數(shù)式可改寫成

據(jù)此表達(dá)式作出的電路如圖10.4所示圖10.4電路邏輯圖10.2組合邏輯部件10.2.1編碼器

所謂編碼，就是用二進(jìn)制碼來表示給定的數(shù)字、字符或信息。一位二進(jìn)制碼有0、1兩種狀態(tài)，n位二進(jìn)制碼有2n種不同的組合。用不同的組合來表示不同的信息，就是二進(jìn)制編碼。1、二—十進(jìn)制編碼器二—十進(jìn)制編碼器是指用四位二進(jìn)制代碼表示一位十進(jìn)制數(shù)的編碼電路,也稱10線4線編碼器。最常見是8421BCD碼編碼器,如圖10.5所示。其中,輸入信號(hào)I0~I9代表0~9共10個(gè)十進(jìn)制信號(hào),輸出信號(hào)Y0~Y3為相應(yīng)的二進(jìn)制代碼。由圖10.5可知，各位輸出的邏輯函數(shù)式為：圖10.58421BCD碼編碼器功能表圖10.68421BCD編碼器2、優(yōu)先編碼器優(yōu)先編碼器允許多個(gè)輸入信號(hào)同時(shí)有效,但它只按其中優(yōu)先級(jí)別最高的有效輸入信號(hào)編碼,對(duì)級(jí)別較低的輸入信號(hào)不予理睬。常用的優(yōu)先編碼器有104線(如74LS147)、83線(74LS148)等。74LS148是8--3線優(yōu)先編碼器,其邏輯符號(hào)如圖10.7所示,邏輯功能表如表10.8。圖10.774LS148邏輯符號(hào)圖10.88-3線優(yōu)先編碼器邏輯功能表10.2.2譯碼器譯碼是編碼的逆過程。譯碼器將輸入的二進(jìn)制代碼轉(zhuǎn)換成與代碼對(duì)應(yīng)的信號(hào)。若譯碼器輸入的是n位二進(jìn)制代碼，則其輸出端子數(shù)N≤2n。N=2n稱為完全譯碼，N<2n稱為部分譯碼。

1.3-8譯碼器

在10.1.1中提到的74LS138，就是用三位二進(jìn)制碼輸入，具有八個(gè)輸出端子的完全譯碼器。它的三個(gè)輸入端的每一種二進(jìn)制碼組合，代表某系統(tǒng)的八種狀態(tài)之一。當(dāng)八種狀態(tài)的某一種狀態(tài)存在而向74LS138三個(gè)輸入端輸入對(duì)應(yīng)于該狀態(tài)的二進(jìn)制碼時(shí)，八個(gè)輸出端中對(duì)應(yīng)于這個(gè)狀態(tài)的輸出端輸出低電平，其它輸出端輸出高電平。

圖10.9是某系統(tǒng)存儲(chǔ)器尋址電路，用74LS138產(chǎn)生內(nèi)存芯片片選信號(hào)。該系統(tǒng)地址碼有16位(A15～A0)，用了八片容量為2K×8的ROM存儲(chǔ)芯片(圖中只畫出了三片)。圖10.9存儲(chǔ)器尋址電路實(shí)例

2.8421BCD碼譯碼器

這種譯碼器的輸入端子有四個(gè)，分別輸入四位8421BCD二進(jìn)制代碼的各位，輸出端子有10個(gè)。每當(dāng)輸入一組8421BCD碼時(shí)，輸出端的10個(gè)端子中對(duì)應(yīng)于該二進(jìn)制數(shù)所表示的十進(jìn)制數(shù)的端子就輸出高/低電平，而其它端子保持原來的低/高電平。

74LS42是8421BCD碼譯碼器，其邏輯符號(hào)如圖10.10所示。圖

10.1074LS42邏輯符號(hào)

3.顯示譯碼器

如果BCD譯碼器的輸出能驅(qū)動(dòng)顯示器件發(fā)光，將譯碼器中的十進(jìn)制數(shù)顯示出來，這種譯碼器就是顯示譯碼器。顯示譯碼器有好多種，下面以控制發(fā)光二極管顯示的譯碼電路為例，討論顯示譯碼器的工作過程。圖10.11所示為由發(fā)光二極管組成的七段顯示器字型圖及其接法。a～g七段是七個(gè)發(fā)光二極管，有共陰極和共陽極兩種接法。共陰極接法時(shí)，哪個(gè)管子的陽極接收到高電平，哪個(gè)管子發(fā)光；共陽極接法時(shí)，哪個(gè)管子陰極接收到低電平，哪個(gè)管子發(fā)光。例如，對(duì)共陰極接法，當(dāng)a～g=1011011時(shí)，顯示數(shù)字“5”。圖10.11發(fā)光二極管組成的七段顯示器及其接法

(a)外形；(b)共陽極接法；(c)共陰極接法

74LS48是控制七段顯示器顯示的集成譯碼電路之一，其引線排列圖如圖10.12所示。A、B、C、D為BCD碼輸入端，A為最高位,Ya～Yg為輸出端，分別驅(qū)動(dòng)七段顯示器的a～g輸入端，高電平觸發(fā)顯示，可驅(qū)動(dòng)共陰極發(fā)光二極管組成的七段顯示器顯示。其他端為使能端。圖10.1274LS48引線排列圖

10.2.3數(shù)據(jù)選擇器和數(shù)據(jù)分配器

1.數(shù)據(jù)選擇器

根據(jù)地址碼從多路數(shù)據(jù)中選擇一路輸出的器件，叫數(shù)據(jù)選擇器。利用數(shù)據(jù)選擇器，可將并行輸入的數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)輸出。圖10.13所示為集成八選一數(shù)據(jù)選擇器74LS251的邏輯符號(hào)。圖10.1374LS251邏輯符號(hào)

分時(shí)傳送四位十進(jìn)制數(shù)并顯示的電路如圖10.14所示。四個(gè)七段顯示器的輸入端并接在顯示譯碼器的七個(gè)輸出端。千位的四位BCD碼，在A1A0=11時(shí)由四塊數(shù)據(jù)選擇器的D3傳送。百位、十位、個(gè)位依次在A1A0為10、01、00時(shí)由各選擇器的D2、D1、D0傳送。在千位數(shù)字被傳送時(shí)，A1A0=11，權(quán)位選擇器的Y3被譯出，選通千位七段顯示器顯示，隨后其它各位依次顯示。圖10.14用數(shù)據(jù)選擇器實(shí)現(xiàn)分時(shí)數(shù)字顯示要實(shí)現(xiàn)本題所要求的邏輯功能，須使

這樣，只要D0=0，D1=C，D2=C，D3=1即可。例10.4

利用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯功能解四選一數(shù)據(jù)選擇器的邏輯符號(hào)如圖10.15所示。A1、A0為地址碼，D0～D3為數(shù)據(jù)輸入端，Y為輸出。若將邏輯變量A、B作為地址碼A1、A0，那么，輸出函數(shù)就為圖10.15四選一數(shù)據(jù)選擇器邏輯符號(hào)

2.數(shù)據(jù)分配器數(shù)據(jù)分配器有一個(gè)輸入端，多個(gè)輸出端。由地址碼對(duì)輸出端進(jìn)行選通，將一路輸入數(shù)據(jù)分配到多路接收設(shè)備中的某一路。圖10.16所示為8路數(shù)據(jù)分配器邏輯符號(hào)。當(dāng)?shù)刂反aA2A1A0=011時(shí)，Y3=D，余類推。分配器也能多級(jí)連接，實(shí)現(xiàn)多路多級(jí)分配。圖10.17中五個(gè)四選一分配器構(gòu)成16路分配器。五個(gè)分配器用同樣的地址碼A1、A0，請(qǐng)讀者分析電路工作過程。圖

10.16

8路數(shù)據(jù)分配器邏輯符號(hào)

圖10.17分配器的輸出擴(kuò)展10.2.4數(shù)據(jù)比較器數(shù)據(jù)比較器是對(duì)兩個(gè)位數(shù)相同的二進(jìn)制數(shù)進(jìn)行比較以判定其大小的邏輯電路。圖10.18為集成比較器74LS85的邏輯符號(hào)，表10.5是其功能表。圖10.1874LS85邏輯符號(hào)表10.474LS85功能表圖10.1974LS85組成的八位二進(jìn)制數(shù)比較器10.2.5全加器

進(jìn)行二進(jìn)制加法時(shí)，除本位的兩個(gè)加數(shù)An、Bn相加外，還要加上低位的進(jìn)位Cn-1。這種加上低位進(jìn)位的加法叫全加，能實(shí)現(xiàn)這種功能的電路叫全加器。全加器的輸出有本位Sn和向高位的進(jìn)位Cn。全加器的真值表如表10.5所示。AnBnCn-1SnCn0000000110010100110110010101011100111111輸入輸出表10.5全加器真值表根據(jù)真值表，可寫出全加器輸出Sn和Cn的表達(dá)式如下：對(duì)上面兩式可作如下轉(zhuǎn)換：圖10.20全加器邏輯電路(a)電路；

(b)邏輯符號(hào)

用異或門等門電路組成的全加器及其邏輯符號(hào)如圖10.20所示。10.3競(jìng)爭(zhēng)與冒險(xiǎn)

10.3.1競(jìng)爭(zhēng)

在組合邏輯電路中，若某個(gè)變量通過兩條以上途徑到達(dá)輸出端，由于各條途徑的傳輸延遲時(shí)間不同，故同一個(gè)變量沿不同途徑到達(dá)輸出端的時(shí)間就有先有后，這一現(xiàn)象稱為競(jìng)爭(zhēng)。經(jīng)多途徑向輸出端傳遞的變量稱為有競(jìng)爭(zhēng)能力的變量。

10.3.2冒險(xiǎn)組合邏輯電路中某一具有競(jìng)爭(zhēng)能力的變量變化時(shí)，如果輸出端的狀態(tài)在短暫時(shí)間里偏離應(yīng)有狀態(tài)進(jìn)入另一狀態(tài)，后又退回應(yīng)有狀態(tài)，這種現(xiàn)象叫做冒險(xiǎn)。圖10.21(a)所示電路的邏輯功能為F=AC+B，當(dāng)變量B=C=1時(shí)，F(xiàn)=A+。當(dāng)A處于穩(wěn)態(tài)時(shí)，不論A取何值，F(xiàn)恒為1。

圖10.21具有競(jìng)爭(zhēng)能力的電路實(shí)例

10.3.3冒險(xiǎn)現(xiàn)象的判斷

1.代數(shù)法

依據(jù)電路，寫出邏輯函數(shù)式。先找出具有競(jìng)爭(zhēng)能力的變量，然后使其它變量取各種可能的組合值，判斷是否有A+A和AA狀態(tài)發(fā)生而產(chǎn)生冒險(xiǎn)現(xiàn)象。

例10.5

判斷邏輯函數(shù)F=AB+C+A的電路是否會(huì)發(fā)生冒險(xiǎn)現(xiàn)象。

解由于B和C在函數(shù)式中以互補(bǔ)狀態(tài)出現(xiàn)，因此具有競(jìng)爭(zhēng)能力。先判斷變量B是否會(huì)產(chǎn)生冒險(xiǎn)。令A(yù)、C兩變量取各種可能值的組合，算出對(duì)應(yīng)的F。容易得到，在AC取00、01和11時(shí)，輸出F的值是定值，AC=11時(shí)，F(xiàn)=B+，所以有冒險(xiǎn)現(xiàn)象。用同樣的辦法可以得到，AB=10時(shí)，F(xiàn)=C+，變量C也會(huì)產(chǎn)生冒險(xiǎn)現(xiàn)象。

例10.6

判斷邏輯函數(shù)為F=(A+B)(B+C)(A+C)的電路是否會(huì)發(fā)生冒險(xiǎn)現(xiàn)象。

解A、B兩變量可能產(chǎn)生冒險(xiǎn)現(xiàn)象。代入變量B和C的各種組合值計(jì)算F，當(dāng)B=C=0時(shí)，F(xiàn)=AA，所以變量A能產(chǎn)生冒險(xiǎn)。當(dāng)A=C=0時(shí)，F(xiàn)=BB，所以變量B能產(chǎn)生冒險(xiǎn)。2.卡諾圖法

用卡諾圖法判斷冒險(xiǎn)現(xiàn)象直觀、方便。當(dāng)卡諾圖中圈出的相鄰方格組相切時(shí)，則有冒險(xiǎn)現(xiàn)象發(fā)生。但方格組的圈法與用卡諾圖化簡(jiǎn)時(shí)有區(qū)別。對(duì)例10.5所討論的函數(shù)F=AB+BC+AC來說，其卡諾圖如圖10.20(a)所示。粗看起來，這個(gè)卡諾圖可圈一個(gè)二格組和一個(gè)四格組。這時(shí)的函數(shù)為F=A+BC，沒有相切的小方格,似乎沒有冒險(xiǎn)現(xiàn)象發(fā)生。但是，函數(shù)F=A+BC的電路已不是原來函數(shù)F=AB+BC+AC的電路，因而不能反映原電路是否存在冒險(xiǎn)。用原來函數(shù)作出的卡諾圖，應(yīng)是圖10.20(a)所示的與原來三個(gè)與項(xiàng)對(duì)應(yīng)的三個(gè)方格組，右邊兩個(gè)方格組相切，相切處兩個(gè)小方格(下排中間兩格)反映的關(guān)系是A=C=1，是發(fā)生F=B+B冒險(xiǎn)現(xiàn)象的情況。------

所以，用卡諾圖判斷其邏輯函數(shù)用與-或表達(dá)式表達(dá)的電路是否產(chǎn)生冒險(xiǎn)現(xiàn)象時(shí)，要用原來的函數(shù)作出卡諾圖，幾個(gè)與項(xiàng)就圈出幾個(gè)對(duì)應(yīng)方格組。若有方格組相切，則能使方格組相切處小方格同時(shí)成立的條件就是發(fā)生A+A型冒險(xiǎn)的條件。