數(shù)字電路與邏輯設(shè)計（第四版）課件 第2章 組合邏輯電路

第2章組合邏輯電路2.1集成門電路2.2組合邏輯電路2.3組合邏輯電路中的競爭和冒險

2.1集

成

門

電

路

2.1.1TTL門電路

TTL門電路由雙極型三極管構(gòu)成，它的特點是速度快、抗靜電能力強、集成度低、功耗大，目前廣泛應(yīng)用于中、小規(guī)模集成電路中。

54系列和74系列具有相同的子系列，兩個系列的參數(shù)基本相同，主要在電源電壓范圍和工作環(huán)境溫度范圍上有所不同，54系列適應(yīng)的范圍更大些，如表2-1所示。不同子系列在速度、功耗等參數(shù)上有所不同。TTL門電路采用5V電源供電。

2.1.2CMOS門電路

CMOS門電路由場效應(yīng)管構(gòu)成，它的特點是集成度高、功耗低、速度慢、抗靜電能力差。雖然TTL門電路由于速度快和更多類型選擇而流行多年，但CMOS門電路具有功耗低、集成度高的優(yōu)點，而且其速度已經(jīng)獲得了很大的提高，目前已可與TTL門電路相媲美。

2.1.3數(shù)字集成電路的品種類型

每個系列的數(shù)字集成電路都有很多不同的品種類型，用不同的代碼表示，例如：

具有相同品種類型代碼的邏輯電路，不管屬于哪個系列，它們的邏輯功能都相同，引腳也兼容。例如，7400、74LS00、74ALS00、74HC00、74AHC00都是引腳兼容的4路2輸入與非門封裝，引腳排列和邏輯電路圖如圖2-1所示。

圖2-14路2輸入與非門引腳排列和邏輯電路圖

2.1.4數(shù)字集成電路的性能參數(shù)和使用

1.數(shù)字集成電路的性能參數(shù)

數(shù)字集成電路的性能參數(shù)主要包括：直流電源電壓、輸入/輸出邏輯電平、扇出系數(shù)、傳輸延時、功耗等。

1)直流電源電壓

一般TTL門電路的直流電源電壓為5V，最低4.5V，最高5.5V。CMOS門電路的直流電源電壓有5V和3.3V兩種。CMOS門電路的一個優(yōu)點是電源電壓的變化范圍比TTL門電路大，如5VCMOS門電路當(dāng)其電源電壓在2~6V范圍內(nèi)時能正常工作，3.3VCMOS門電路當(dāng)其電源電壓在2~3.6V范圍內(nèi)時能正常工作。

2)輸入/輸出邏輯電平

數(shù)字集成電路有如下四個不同的輸入/輸出邏輯電平參數(shù)：

低電平輸入電壓UIL：能被輸入端確認(rèn)為低電平的電壓范圍。

高電平輸入電壓UIH：能被輸入端確認(rèn)為高電平的電壓范圍。

低電平輸出電壓UOL：正常工作時低電平輸出的電壓范圍。

高電平輸出電壓UOH：正常工作時高電平輸出的電壓范圍。

圖2-2和圖2-3分別給出了TTL門電路和CMOS門電路的輸入/輸出邏輯電平。圖2-2-標(biāo)準(zhǔn)TTL門電路的輸入/輸出邏輯電平

圖2-3CMOS門電路的輸入/輸出邏輯電平

3)扇出系數(shù)

扇出系數(shù)指在正常工作范圍內(nèi)，一個門電路的輸出端能夠連接同一系列門電路輸入端的最大數(shù)目。扇出系數(shù)越大，門電路的帶負(fù)載能力就越強。一般來說，CMOS門電路的扇出系數(shù)比較高。扇出系數(shù)的計算公式為

其中，IOH為高電平輸出電流；IIH

為高電平輸入電流；IOL為低電平輸出電流；IIL為低電平輸入電流。

例如，從74LS00與非門的參數(shù)表中可以查到：

因此：

這說明一個74LS00與非門的輸出端最多能夠連接20個74LS系列門電路(不一定是與非門)的輸入端，如圖2-4所示。

圖2-474LS系列門電路的扇出系數(shù)和帶負(fù)載能力

4)傳輸延時(tP)

傳輸延時(tP)指輸入變化引起輸出變化所需的時間，它是衡量邏輯電路工作速度的重要指標(biāo)。傳輸延時越短，工作速度越快，工作頻率越高。tPHL指輸出由高電平變?yōu)榈碗娖綍r，輸入脈沖的指定參考點(一般為中點)到輸出脈沖的相應(yīng)指定參考點的時間。tPLH指輸出由低電平變?yōu)楦唠娖綍r，輸入脈沖的指定參考點到輸出脈沖的相應(yīng)指定參考點的時間。

5)功耗(PD)

邏輯電路的功耗(PD)定義為直流電源電壓和電源平均電流的乘積。一般情況下，門電路輸出為低電平時的電源電流ICCL比門電路輸出為高電平時的電源電流ICCH

大。CMOS門電路的功耗較低，而且與工作頻率有關(guān)(頻率越高功耗越大)；TTL門電路的功耗較高，基本與工作頻率無關(guān)。

2.數(shù)字集成電路的使用

1)類型選擇

設(shè)計一個復(fù)雜的數(shù)字系統(tǒng)時，往往需要用到大量的門電路，應(yīng)根據(jù)各個部分的性能要求選擇合適的門電路，以使系統(tǒng)達(dá)到經(jīng)濟(jì)、穩(wěn)定、可靠且性能優(yōu)良。在優(yōu)先考慮功耗，對速度要求不高的情況下，可選用CMOS門電路；當(dāng)要求很高速度時，可選用ECL門電路。由于TTL門電路速度較高、功耗適中、使用普遍，所以在無特殊要求的情況下，可選用TTL門電路。表2-2給出了常用的TTL、ECL、CMOS門電路的主要性能參數(shù)比較。

2)TTL門電路和CMOS門電路的連接

我們知道，TTL門電路和CMOS門電路是兩種不同類型的電路，它們的參數(shù)并不完全相同。因此，在一個數(shù)字系統(tǒng)中，如果同時使用TTL門電路和CMOS門電路，為了保證系統(tǒng)能夠正常工作，必須考慮兩者之間的連接問題，應(yīng)滿足下列條件：

如果不滿足上述條件，必須增加接口電路。常用的方法有增加上拉電阻、采用專用接口電路、驅(qū)動門并接等。例如，若不滿足UOH(min)(驅(qū)動門)>UIH(min)(負(fù)載門)，則可在驅(qū)動門的輸出端接上上拉電阻，如圖2-5所示。圖2-5TTL驅(qū)動門與CMOS負(fù)載門的連接

2.2組合邏輯電路

2.2.1組合邏輯電路的特點邏輯電路可以分為兩大類：組合邏輯電路和時序邏輯電路。組合邏輯電路是比較簡單的一類邏輯電路，它具有以下特點：

(1)從電路結(jié)構(gòu)上看，不存在反饋，不包含記憶元件。

(2)從邏輯功能上看，任一時刻的輸出僅僅與該時刻的輸入有關(guān)，與該時刻之前電路的狀態(tài)無關(guān)。

組合邏輯電路可用圖2-6表示。圖2-6組合邏輯電路框圖

輸入/輸出表達(dá)式描述為

描述組合邏輯電路的常用方法有：邏輯表達(dá)式、真值表、卡諾圖、邏輯電路圖(有時亦簡稱為邏輯圖)等。

2.2.2組合邏輯電路的分析

1.輸入不變情況下組合邏輯電路的分析

分析組合邏輯電路一般是根據(jù)給出的邏輯電路圖，總結(jié)出它的邏輯功能。當(dāng)輸入不變時，具體的步驟通常如下：

(1)根據(jù)邏輯電路圖，寫出邏輯表達(dá)式。

(2)利用所得到的邏輯表達(dá)式，列出真值表，畫出卡諾圖。

(3)總結(jié)出電路的邏輯功能。

【例2.1】

分析圖2-7所示的邏輯電路。圖2-7例2.1的邏輯電路

解

由圖2-7可以寫出如下的邏輯表達(dá)式：

利用上面的邏輯表達(dá)式，列出表2-3所示的真值表并畫

出圖2-8所示的卡諾圖。

從真值表可以看出，當(dāng)輸入變量A、B、C中有兩個或兩個以上為1時，輸出Z為1，否則，輸出Z為0。此電路是一個多數(shù)表決電路。

圖2-8例2.1的卡諾圖

2.輸入為脈沖情況下組合邏輯電路的分析

【例2.2】

畫出圖2-9(a)所示邏輯電路的輸出波形。電路的輸入波形如圖2-9(b)所示。

解

逐個畫出各個門電路的輸出波形，最后畫出邏輯電路的輸出波形，如圖2-9(c)所示。

圖2-9例2.2的邏輯電路及其波形

【例2.3】

畫出圖2-10(a)所示邏輯電路的輸出波形。電路的輸入波形如圖2-10(b)所示。

解

從圖2-10(a)可以寫出電路輸出的邏輯表達(dá)式如下：

從表達(dá)式可以得到，當(dāng)A、B、C同時為0或D為1時，輸出Z為1，否則，Z為0。邏輯電路的輸出波形如圖2-10(c)所示。

圖2-10例2.3的邏輯電路及其波形

2.2.3組合邏輯電路的設(shè)計

設(shè)計組合邏輯電路，就是根據(jù)給定的邏輯功能要求，求出邏輯函數(shù)表達(dá)式，然后用邏輯器件去實現(xiàn)此邏輯函數(shù)。實現(xiàn)組合邏輯電路所用的邏輯器件可分為三大類：基本門電路、MSI組合電路模塊和可編程邏輯器件。

1.用基本門電路設(shè)計組合邏輯電路

用基本門電路設(shè)計和實現(xiàn)組合邏輯電路的一般步驟如下：

(1)分析邏輯功能要求，確定輸入/輸出變量。

(2)列出真值表。

(3)用邏輯代數(shù)公式或卡諾圖求邏輯函數(shù)的最簡表達(dá)式。

(4)用基本門電路實現(xiàn)所得函數(shù)。

【例2.4】

設(shè)計一個有三個輸入、一個輸出的組合邏輯電路，輸入為二進(jìn)制數(shù)。當(dāng)輸入的二進(jìn)制數(shù)能被3整除時，輸出為1，否則輸出為0。

解

設(shè)輸入變量為A、B、C，輸出變量為Z。根據(jù)邏輯功能要求，列出的電路真值表如表2－4所示，畫出的卡諾圖如圖2-11所示。由卡諾圖得到的輸出Z的表達(dá)式如下：

根據(jù)上面表達(dá)式可以得到如圖2-12(a)、(b)所示的兩種不同實現(xiàn)。

圖2-11例2.4的卡諾圖

圖2-12-例2.4的邏輯電路圖

2.用與非門設(shè)計組合邏輯電路

我們知道，與、或、非是最基本的三種邏輯運算，任何一個邏輯函數(shù)都可以用這三種運算的組合來表示。也就是說，任何一個邏輯函數(shù)都可以用與門、或門、非門這三種門電路來實現(xiàn)。利用與非門，通過簡單的連接轉(zhuǎn)換，可以很容易地構(gòu)造出與門、或門和非門，如圖2-13所示。

圖2-13用與非門構(gòu)造與門、或門和非門

用與非門設(shè)計和實現(xiàn)組合邏輯電路的一般步驟如下：

(1)分析邏輯功能要求，確定輸入/輸出變量。

(2)列出真值表。

(3)用邏輯代數(shù)公式或卡諾圖求出邏輯函數(shù)的最簡與或表達(dá)式。

(4)通過兩次求反，利用摩根定律將最簡與或表達(dá)式轉(zhuǎn)換為與非—與非表達(dá)式。

(5)用與非門實現(xiàn)所得函數(shù)。

【例2.5】

設(shè)計一個組合邏輯電路，輸入是4位二進(jìn)制數(shù)ABCD，當(dāng)輸入大于等于9而小于等于14時輸出Z為1，否則輸出Z為0。用與非門實現(xiàn)電路。

解

本電路有四個輸入變量A、B、C、D和一個輸出變量Z。根據(jù)邏輯功能的要求，可以列出如表2-5所示的真值表，再畫出如圖2-14所示的卡諾圖。

圖2-14例2.5的卡諾圖

由卡諾圖可以得到輸出Z的最簡與或表達(dá)式為

轉(zhuǎn)換為與非—與非表達(dá)式為

根據(jù)上面與非—與非表達(dá)式可以畫出僅用與非門實現(xiàn)的邏輯電路圖，如圖2-15所示。

圖2-15例2.5的邏輯電路圖

3.用或非門設(shè)計組合邏輯電路

同與非門一樣，利用或非門，通過簡單的連接轉(zhuǎn)換，也可以很容易地構(gòu)造出與門、或門和非門，如圖2-16所示。因此，任何一個邏輯函數(shù)也都可以用或非門來實現(xiàn)。

圖2-16用或非門構(gòu)造與門、或門和非門

用或非門設(shè)計和實現(xiàn)組合邏輯電路的一般步驟如下：

(1)分析邏輯功能要求，確定輸入/輸出變量。

(2)列出真值表。

(3)用邏輯代數(shù)公式或卡諾圖求出邏輯函數(shù)的最簡或與表達(dá)式。

(4)通過兩次求反，利用摩根定律將最簡或與表達(dá)式轉(zhuǎn)換為或非—或非表達(dá)式。

(5)用或非門實現(xiàn)所得函數(shù)。

【例2.6】

一組合邏輯電路的真值表如表2-6所示，用或非門實現(xiàn)該電路。

解

畫出卡諾圖，如圖2-17所示。依卡諾圖可以寫出函數(shù)Z的最簡或與表達(dá)式：

轉(zhuǎn)換為或非—或非表達(dá)式為

根據(jù)上面或非—或非表達(dá)式可以畫出僅用或非門實現(xiàn)的邏輯電路圖，如圖2-18所示。

圖2-17例2.6的卡諾圖

圖2-18例2.6的邏輯電路圖

2.3組合邏輯電路中的競爭和冒險

1.競爭與冒險所謂穩(wěn)定狀態(tài)，是指入變量不發(fā)生變化，輸出變量也不會發(fā)生變化的情況。但是，當(dāng)輸入變量發(fā)生變化時，電路可能會得到錯誤的結(jié)果。現(xiàn)在讓我們分析圖2-19所示的組合邏輯電路。

圖2-19示例電路

從圖中可以得到：

當(dāng)B和C保

持

為1不

變

時，由

上

式

得

到Z=A·1+

A·1=1，即此時輸出應(yīng)該恒定為1，與輸入A無關(guān)。而實際情形為：如果A不變，則無論A是0還是1，輸出都為1；如果A發(fā)生變化，則輸出不一定恒為1。

在組合邏輯電路中，當(dāng)輸入信號變化時，由于所經(jīng)路徑不同，產(chǎn)生延時不同，導(dǎo)致的其后某個門電路的兩個輸入端發(fā)生有先有后的變化，稱為競爭。

由于競爭而使電路的輸出端產(chǎn)生尖峰脈沖，從而導(dǎo)致后級電路產(chǎn)生錯誤動作的現(xiàn)象稱為冒險。產(chǎn)生0尖峰脈沖的稱為0型冒險，產(chǎn)生1尖峰脈沖的稱為1型冒險。

【例2.7】

判斷圖2-20所示的邏輯電路是否存在冒險。

解

從邏輯圖可以寫出如下邏輯表達(dá)式：

圖2-20例2.7的邏輯電路

【例2.8】

判斷圖2-21所示的邏輯電路是否存在冒險。

解

依據(jù)圖2-21可以寫出如下邏輯表達(dá)式：

圖2-21例2.8的邏輯電路

2)卡諾圖法

如果邏輯函數(shù)對應(yīng)的卡諾圖中存在相切的圈，而相切的兩個方格又沒有同時被另一個圈包含，則當(dāng)變量組合在相切方格之間變化時，存在競爭和冒險現(xiàn)象。

圖2-22例2.9的卡諾圖

圖2-23例2.9的邏輯電路

3.競爭和冒險現(xiàn)象