數(shù)電第4版 課件 30同步狀態(tài)機(jī)設(shè)計(jì)

問題：計(jì)數(shù)器、序列信號(hào)發(fā)生器、狀態(tài)機(jī)有什么區(qū)別？5.6同步狀態(tài)機(jī)設(shè)計(jì)①設(shè)定狀態(tài)；②根據(jù)要求畫出狀態(tài)圖，必要時(shí)應(yīng)進(jìn)行狀態(tài)化簡；③列出狀態(tài)表；④確定狀態(tài)方程組和輸出方程；⑤將狀態(tài)方程和所選用的觸發(fā)器的特性方程進(jìn)行比較得到驅(qū)動(dòng)方程；⑥根據(jù)驅(qū)動(dòng)方程畫出邏輯電路圖；⑦檢查自啟動(dòng)。例1：設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測器，當(dāng)串行數(shù)據(jù)X出現(xiàn)011時(shí)，電路輸出Y為1。時(shí)鐘周期T1T2T3T4T5T6T7T8T9T10T11T12T13T14T15X010110010111010Y0000010000010005.6同步狀態(tài)機(jī)設(shè)計(jì)解：輸入端X：串行隨機(jī)信號(hào)輸出端Y：當(dāng)X出現(xiàn)011序列時(shí)，Y=1；否則Y=0（1）狀態(tài)定義S0狀態(tài)：初始狀態(tài)。該狀態(tài)可以理解為時(shí)序電路處于復(fù)位時(shí)的狀態(tài)。如果接收到1個(gè)1，那么狀態(tài)仍為S0，因?yàn)橐獧z測的數(shù)據(jù)是從0開始的。S1狀態(tài)：已接收到1個(gè)0；S2狀態(tài)：已接收到01；S3狀態(tài)：已接收到011。5.6同步狀態(tài)機(jī)設(shè)計(jì)（2）畫出狀態(tài)轉(zhuǎn)換圖S0狀態(tài)：初始狀態(tài)；S1狀態(tài)：已接收到1個(gè)0；S2狀態(tài)：已接收到01；S3狀態(tài)：已接收到011。5.6同步狀態(tài)機(jī)設(shè)計(jì)狀態(tài)編碼S000S101S210S311（3）列出狀態(tài)真值表YX=0X=100010000101100100111011010015.6同步狀態(tài)機(jī)設(shè)計(jì)（4）求觸發(fā)器的狀態(tài)方程和輸出函數(shù)YX=0X=100010000101100100111011010015.6同步狀態(tài)機(jī)設(shè)計(jì)（5）

畫邏輯電路圖（6）電路仿真5.6同步狀態(tài)機(jī)設(shè)計(jì)（1）狀態(tài)轉(zhuǎn)換圖例2：將上例描述的串行數(shù)據(jù)檢測器設(shè)計(jì)成米里型狀態(tài)機(jī)。時(shí)鐘周期T1T2T3T4T5T6T7T8T9T10T11T12T13T14T15X010110010111010Y0000100000100005.6同步狀態(tài)機(jī)設(shè)計(jì)（2）狀態(tài)真值表5.6同步狀態(tài)機(jī)設(shè)計(jì)（3）

狀態(tài)方程和輸出方程5.6同步狀態(tài)機(jī)設(shè)計(jì)（4）仿真結(jié)果5.6同步狀態(tài)機(jī)設(shè)計(jì)5.6同步狀態(tài)機(jī)設(shè)計(jì)moduleMOORE(CP,X,Y); inputCP,X; outputY;regY;reg[1:0]CURRENT_STATE;reg[1:0]NEXT_STATE;parameterS0=2'b00;//狀態(tài)編碼parameterS1=2'b01;parameterS2=2'b10;parameterS3=2'b11;always@(CURRENT_STATEorX)begincase(CURRENT_STATE)S0:beginY=1'b0;if(X==1'b1)NEXT_STATE=S0;elseNEXT_STATE=S1;end摩爾型狀態(tài)機(jī)也可以用下面的VerilogHDL代碼5.6同步狀態(tài)機(jī)設(shè)計(jì)S1:beginY=1'b0;if(X==1'b1)NEXT_STATE=S2;elseNEXT_STATE=S1;endS2:beginY=1'b0;if(X==1'b1)NEXT_STATE=S3;elseNEXT_STATE=S1;endS3:beginY=1'b1;if(X==1'b1)NEXT_STATE=S0;elseNEXT_S