《電子封裝、微機電與微系統(tǒng)》課件第6章

第六章電氣連接6.1信號完整性(SI)6.2電源完整性(PI)6.3反射噪聲6.4串?dāng)_噪聲6.5電源—地噪聲6.6無源器件

6.1信號完整性(SI)

一般EDA仿真工具在進行信號完整性分析時，都是簡單地假設(shè)電源處于絕對穩(wěn)定狀態(tài)。隨著系統(tǒng)設(shè)計對仿真精度要求的不斷提高，該假設(shè)所帶來的系統(tǒng)誤差不能再被忽略。

6.2電源完整性(PI)

由于開關(guān)器件數(shù)目的增加以及供電電壓不斷減小會導(dǎo)致電源產(chǎn)生波動，因此影響電子器件的工作狀態(tài)和輸出信號的質(zhì)量。所以，除了分析信號完整性外，如何獲得穩(wěn)定可靠的電源系統(tǒng)成為新的研究方向。

1.同步開關(guān)噪聲

同步開關(guān)噪聲(SSN)：當(dāng)器件處于開關(guān)狀態(tài)時產(chǎn)生的瞬間變化電流(di/dt)在經(jīng)過有電感存在的返回路徑上會形成交流壓降，從而引起噪聲，也稱為Δi噪聲。

2.電源阻抗

電源噪聲的產(chǎn)生在很大程度上歸結(jié)于非理想的電源分配系統(tǒng)，即給系統(tǒng)內(nèi)的所有器件提供不了充足的、平穩(wěn)性的電源。大部分?jǐn)?shù)字電路器件對電源波動的要求為：在正常電壓的5%范圍之內(nèi)。電源之所以波動，是因為實際電源平面總是存在著阻抗，在瞬態(tài)電流通過的時候會產(chǎn)生壓降和波動。為保證每個器件始終都能得到正常電源，需要對電源阻抗進行控制，盡量減小電源阻抗，或者保證阻抗在系統(tǒng)最大頻率以下低于一個特定值Ztarget，其表達式如式(6-1)所示。

(6-1)隨著電源電壓不斷減小，瞬間電流不斷增大，允許的最大電源阻抗也隨之降低。所以，電源阻抗設(shè)計對于高速電路設(shè)計者來說是至關(guān)重要的。在設(shè)計電源阻抗的時候，還要同時考慮在較高頻率時的交流阻抗(主要是電感)。在時鐘的上升和下降沿，電源系統(tǒng)會產(chǎn)生瞬間電流的變化。式(6-2)為計算受阻抗影響的電源電壓波動量的公式：

(6-2)

3.諧振及邊緣效應(yīng)

電源平面其實是由許多電感和電容構(gòu)成的網(wǎng)絡(luò)，也可以看成是一個共振腔，在一定頻率下，這些電容和電感會發(fā)生諧振現(xiàn)象，從而影響電源層的阻抗。隨著頻率的變化，尤其是在并聯(lián)諧振效應(yīng)顯著的時候，電源阻抗不斷變化。

6.3反射噪聲

反射是一個傳輸線效應(yīng)。在高速系統(tǒng)中，反射噪聲增加時延，引起過沖、下沖和振鈴。產(chǎn)生反射噪聲的根本原因是信號傳輸路徑上阻抗的不連續(xù)性。由于制造工藝或設(shè)計等因素的限制，信號換層等導(dǎo)致阻抗不連續(xù)，從而使得不連續(xù)的邊界點產(chǎn)生反射。如圖6-1所示，當(dāng)導(dǎo)線越過有孔平面，跨越縫隙，出現(xiàn)分支或靠近相鄰導(dǎo)線等時會產(chǎn)生阻抗不連續(xù)。如果負(fù)載和傳輸線的特性阻抗不匹配，同樣也會發(fā)生反射。圖6-1阻抗不連續(xù)

6.4串?dāng)_噪聲

串?dāng)_噪聲是指在傳輸線間，由于并行傳輸線之間的互感、互容等電磁耦合產(chǎn)生的噪聲。它在相鄰靜態(tài)線上引起的干擾會導(dǎo)致邏輯開關(guān)的錯誤。當(dāng)多根傳輸線同時開關(guān)時，串?dāng)_可能影響其它靜態(tài)線或者信號線的時序。若所有信號線的電壓同時從低到高變化，或者同時從高到低變化，則附加延遲將嚴(yán)重影響采樣的有效時間。

6.5電源—地噪聲

在芯片封裝和PCB板中，電源—地平面和通孔構(gòu)成了電源分布系統(tǒng)。大量器件(核心邏輯、輸出驅(qū)動等)同時開關(guān)，從而導(dǎo)致瞬時電流引起電源和地平面上的電壓波動，即SSN，或者Delta-I噪聲。由于電源—地系統(tǒng)提供的非理想回流路徑，SSN減慢信號傳輸速度，同時耦合到其它靜態(tài)信號網(wǎng)絡(luò)上，從而引起邏輯錯誤、數(shù)?；旌碗娐返墓材Ｔ肼暤取?/p>

6.6無源器件

1.傳輸線

理想傳輸線是一種理想電路元件，其重要特性為瞬態(tài)阻抗和相應(yīng)的時延。理想傳輸線模型是分布式模型，因為理想傳輸線的特性分布在整條傳輸線上，而不是聚集在一個集總點上。

1)趨膚效應(yīng)

在直長導(dǎo)體的截面上，恒定的電流是均勻分布的。對于交變電流，導(dǎo)體中出現(xiàn)自感電動勢，抵抗電流的通過。這個電動勢的大小正比于導(dǎo)體單位時間所切割的磁通量。

2)介質(zhì)損耗

介質(zhì)中的能量損失是由特殊的材料特性，即材料的耗散因子引起的。多數(shù)材料的導(dǎo)體漏電阻率與頻率有關(guān)，頻率越高，電阻率越小。流過介質(zhì)材料的漏電流方式主要有兩種：離子運動和電偶極子重取向。圖6-2有損耗傳輸線模型

2.電容

影響信號完整性問題的所有因素中，電容，即旁路電容、去耦電容或濾波電容等占了非常大的比重。這些電容對交流信號呈現(xiàn)低阻抗的特性，式(6-3)為電容阻抗公式。工作頻率越高，電容值越大，電容的阻抗越小。

(6-3)對電容的高頻特性影響最大的是ESR和ESL。電容可以看成是一個串聯(lián)的諧振電路，其等效阻抗和串聯(lián)諧振頻率為

(6-4)

(6-5)

3.電感

低頻和高頻時電感的頻率特性是不一樣的。對于傳統(tǒng)電源的設(shè)計，經(jīng)常用電感對電源做隔離，以減小噪聲干擾。但在實際設(shè)計中，當(dāng)去除隔離電感時，電源地噪聲反而減小。這是由于電感與其它濾波器件之間產(chǎn)生了諧振。電感高頻模型如圖6-3所示。圖6-3高頻電感模型

4.電阻模型

電阻元件用作終端電阻。由于實際電阻中電感特性的存在，因而頻率升高時，引起電感特性。更高帶寬的電阻，還包含電感元件和電容元件。理想電阻的阻抗是個不隨頻率變化的常數(shù)。

5.鍵合絲

圖6-4所示為鍵合絲簡單電氣連接模型。芯片的I/O接口通過焊盤、焊球連接到鍵合面和表面走線處，再通過過孔連接到封裝的其它線層。A、D部分可以近似為與芯片和封裝表面垂直部分，B、C部分近似為與芯片和封裝表面平行部分。圖6-4鍵合絲電氣連接模型

1)?A、D部分鍵合絲

當(dāng)截面部分為圓形時，電感為

(nH)(6-6)

當(dāng)截面部分為方形時，電感為

(nH)(6-7)

2)?B、C部分鍵合絲

考慮到實際鍵合絲和封裝平面之間的影響，電感為

(nH)(6-8)

6.連接器

在高速信號完整性設(shè)計中，連接器對信號的影響最大。引腳本身產(chǎn)生較大的電感，當(dāng)信號流經(jīng)引腳后會產(chǎn)生很大的電壓降。其自感表達式與A、D部分鍵合絲電感表達式一樣。

對于帶寬較低的連接器模型，建模時主要為電感模型。連接器連線之間主要以感性耦合為主，連接器之間的電感與多根帶狀線之間的電感計算原理一樣。

7.通孔

PCB或芯片封裝上的信號線網(wǎng)依其所在位置(頂層或內(nèi)層)被分為微帶或帶狀傳輸線。因布線的要求，信號線網(wǎng)需分布在不同層之間，并且各層之間利用通孔將它們連接起來。通孔本身存在著對地平面的寄生電容(對電源平面將產(chǎn)生不同的電容)。如果已知通孔在地層上的隔離孔直徑為D2，通孔焊盤的直徑為D1，PCB板的厚度為T，不同層之間填充介質(zhì)的介電常數(shù)為εr，則通孔的寄生電容大小近似于：

(6-9)同樣，通孔存在寄生電容的同時，也存在寄生電感。在高速數(shù)字電路中，通孔的寄生電感的危害性大于寄生電容的危害性。寄生串聯(lián)電感削弱旁路電容，減弱整個電源系統(tǒng)的濾波效用。通孔近似的寄生電感如式(6-10)：