《電工電子學(xué)》課件第13章

第13章數(shù)字電路基礎(chǔ)

13.1概述

13.2數(shù)制

13.3基本邏輯門電路

13.4邏輯代數(shù)

13.5

TTL門電路

13.1概述

13.1.1電子電路的分類

自然界中的物理量，就其變化規(guī)律的特點(diǎn)而言，它們不外乎兩大類。其中一類物理量的變化在時(shí)間上和數(shù)量上都是離散的，也就是說(shuō)，它們的變化在時(shí)間上是不連續(xù)的，總是發(fā)生在一系列離散的瞬間。而且，它們數(shù)值的大小和每次的增減變化都是某一個(gè)最小數(shù)量單位的整數(shù)倍，而小于這個(gè)最小數(shù)量單位的數(shù)值沒(méi)有任何物理意義。我們把這一類物理量稱為數(shù)字量，把表示數(shù)字量的信號(hào)稱為數(shù)字信號(hào)，并把工作在數(shù)字信號(hào)下的電路稱為數(shù)字電路。另外一類物理量的變化在時(shí)間上或在數(shù)值上則是連續(xù)的。我們把這一類物理量稱為模擬量，把表示模擬量的信號(hào)稱為模擬信號(hào)，并把工作在模擬信號(hào)下的電子電路稱為模擬電路。13.1.2數(shù)字電路的特點(diǎn)

數(shù)字電路主要有以下特點(diǎn)：

(1)數(shù)字電路中處理的信號(hào)是脈沖信號(hào)，一般只有高低電平兩種狀態(tài)。往往用數(shù)字1、0表示這些高、低電平，所以稱為數(shù)字電路。

(2)數(shù)字電路所研究的是電路輸入與輸出之間的邏輯關(guān)系，它本質(zhì)上就是一個(gè)邏輯控制電路，故也常稱數(shù)字電路為數(shù)字邏輯電路。

(3)數(shù)字電路結(jié)構(gòu)簡(jiǎn)單，便于集成化生產(chǎn)，工作可靠，精度較高，隨著電子技術(shù)及加工工藝的日益進(jìn)步，尤其是計(jì)算機(jī)的日益普及，使數(shù)字電路得到了越來(lái)越廣泛的應(yīng)用。13.1.3脈沖信號(hào)(數(shù)字信號(hào))

數(shù)字信號(hào)通常以脈沖的形式出現(xiàn)，脈沖信號(hào)通常是指作用時(shí)間很短，可以是短到幾微秒甚至幾納秒(10－9s)的突變電壓或電流信號(hào)。

在數(shù)字電子技術(shù)中，矩形波和尖頂波用得比較多，實(shí)際矩形波和尖頂波并非像圖13-1所示的那么理想。圖13-2所示為一實(shí)際矩形脈沖波形。圖13-1理想矩形波和尖頂波圖13-2實(shí)際矩形脈沖波形

13.2數(shù)制

13.2.1進(jìn)位計(jì)數(shù)制

下面列出常用的幾種進(jìn)位計(jì)數(shù)制，如表13-1所示。13.2.2數(shù)的位置表示法和多項(xiàng)式表示法

下面舉例說(shuō)明數(shù)的表示方法。

例如，十進(jìn)制數(shù)253.87可以寫成：位置表示法中每一位數(shù)所處的位置不同，它所具有的值就不同。每一位數(shù)其值的大小由這一位的基數(shù)和這一位權(quán)值的乘積來(lái)決定。其中，102、101、100、10－1、10－2分別表示百位、十位、個(gè)位、十分位、百分位的權(quán)值。為了避免混淆，應(yīng)該用下標(biāo)表示數(shù)的“?！被蛱貏e說(shuō)明該數(shù)的數(shù)制，否

則會(huì)認(rèn)為是十進(jìn)制數(shù)。等號(hào)的右邊是多項(xiàng)式表示法，主要用

于不同進(jìn)制間的轉(zhuǎn)換。任意一個(gè)R進(jìn)制具有n位整數(shù)和m位小數(shù)的數(shù)按權(quán)展開(kāi)式為13.2.3二進(jìn)制的運(yùn)算規(guī)則

二進(jìn)制的運(yùn)算規(guī)則如下：

【例13-1】

(1011.11)2+(100.10)2=(10000.01)2

(1011.11)2－(100.10)2=(111.01)2

【例13-2】

(10110.11)2×(101.1)2=(1111101.001)2

(10110)2×(101)2=(100)2……余(10)213.2.4數(shù)制轉(zhuǎn)換

常用二進(jìn)制數(shù)位權(quán)的十進(jìn)制轉(zhuǎn)換如表13-2所示。

1.任意進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)

任意進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)的方法是將任意進(jìn)制數(shù)按權(quán)展開(kāi)，在十進(jìn)制中求和。

【例13-3】將二進(jìn)制數(shù)(11111111)2轉(zhuǎn)換成十進(jìn)制數(shù)。

解將上面的二進(jìn)制數(shù)按權(quán)展開(kāi)，即

【例13-4】將十六進(jìn)制數(shù)(ABC·F)16轉(zhuǎn)換成十進(jìn)制數(shù)。

解先將ABCF寫成十進(jìn)制數(shù)，然后“加權(quán)”并在十進(jìn)制數(shù)中求和。

2.十進(jìn)制數(shù)轉(zhuǎn)換成任意進(jìn)制數(shù)

十進(jìn)制數(shù)轉(zhuǎn)換成任意進(jìn)制數(shù)的方法是整數(shù)部分和小數(shù)部分分別進(jìn)行轉(zhuǎn)換。

整數(shù)部分：除基取余，直到商為零。

小數(shù)部分：乘基取整，按精度要求確定位數(shù)。

【例13-5】將十進(jìn)制數(shù)(168.625)10轉(zhuǎn)換為二進(jìn)制數(shù)。

解采用整數(shù)部分和小數(shù)部分分別轉(zhuǎn)換的方法。

整數(shù)部分采用除2取余法:

小數(shù)部分乘2取整法:把轉(zhuǎn)換結(jié)果合并得到所求的二進(jìn)制數(shù)，即

3.二進(jìn)制數(shù)-八進(jìn)制數(shù)-十六進(jìn)制數(shù)之間的相互轉(zhuǎn)換

由于八和十六都是二的整數(shù)倍關(guān)系，因此它們之間的轉(zhuǎn)換變得十分簡(jiǎn)單。方法是：以小數(shù)點(diǎn)為中心向兩邊劃分，每三位二進(jìn)制數(shù)是一位八進(jìn)制數(shù)，每四位二進(jìn)制數(shù)是一位十六進(jìn)制數(shù)，不足部分可以在二進(jìn)制數(shù)的兩邊加零。

【例13-6】將(11010110101.1100101)2轉(zhuǎn)換為八進(jìn)制數(shù)和十六進(jìn)制數(shù)。

解從小數(shù)點(diǎn)開(kāi)始分別向左、向右將二進(jìn)制數(shù)按每三(四)位一組分組(不足三或四位補(bǔ)0)，求出三(四)位二進(jìn)制數(shù)對(duì)應(yīng)的八(十六)進(jìn)制數(shù)即可。

4.R1進(jìn)制數(shù)轉(zhuǎn)換為R2進(jìn)制數(shù)

R1進(jìn)制數(shù)轉(zhuǎn)換為R2進(jìn)制數(shù)的方法是先將R1進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)，然后再轉(zhuǎn)換成R2進(jìn)制數(shù)。

13.3基本邏輯門電路

13.3.1邏輯門電路的基本概念

顧名思義，門電路的作用就像一個(gè)門一樣，在滿足一定條件時(shí)，門電路打開(kāi)，允許信號(hào)通過(guò)，而當(dāng)條件不滿足時(shí)，門電路關(guān)閉，信號(hào)不能通過(guò)。門電路是否打開(kāi)，有無(wú)輸出信號(hào)，這個(gè)結(jié)果是由輸入信號(hào)的情況決定的，輸入信號(hào)反映了門電路打開(kāi)的條件，這種條件與結(jié)果間的因果關(guān)系即所謂的邏輯。門電路的輸出信號(hào)和輸入信號(hào)間具有一定的邏輯關(guān)系，故也稱為邏輯門電路。

1.與邏輯關(guān)系

所謂“與”邏輯關(guān)系，即一個(gè)事件的有關(guān)條件全部具備時(shí)，該事件才能發(fā)生。圖13-3(a)中，只有當(dāng)S1、S2兩個(gè)開(kāi)關(guān)全部閉合時(shí)，電燈才亮?？梢?jiàn)，燈亮這個(gè)事件的發(fā)生和兩個(gè)開(kāi)關(guān)閉合這些條件之間為“與”邏輯關(guān)系，“與”的含義為條件S1與條件S2全部具備。

2.或邏輯關(guān)系

在圖13-3(b)中，若將兩個(gè)開(kāi)關(guān)改為并聯(lián)，則只要有一個(gè)開(kāi)關(guān)閉合，燈就點(diǎn)亮。我們把燈亮這個(gè)事件的發(fā)生和兩個(gè)開(kāi)關(guān)閉合這些條件之間的邏輯關(guān)系稱為“或”邏輯關(guān)系?！盎颉?/p>

邏輯關(guān)系為：當(dāng)一個(gè)事件的有關(guān)條件至少具備一個(gè)時(shí)，事件就會(huì)發(fā)生，“或”是指這個(gè)或那個(gè)條件之意。

3.非邏輯關(guān)系

所謂“非”邏輯，即否定之意。圖13-3(c)中，開(kāi)關(guān)S閉合，燈反而熄滅，開(kāi)關(guān)S不閉合燈才亮，則燈亮與開(kāi)關(guān)S閉合之間為“非”邏輯關(guān)系。圖13-3由開(kāi)關(guān)組成的邏輯門電路13.3.2分立元件門電路

由電阻、電容、二極管和三極管等構(gòu)成的各種邏輯門電路稱作分立元件門電路。

1.二極管與門電路

二極管與門電路如圖13-4(a)所示。其邏輯符號(hào)如圖

13-4(b)所示。圖13-4二極管與門電路只有當(dāng)輸入變量A和B全為1時(shí)，輸出變量F才為1，這符合與門的邏輯要求。與邏輯關(guān)系式為

F=A·B(13-1)

2.二極管或門電路

二極管或門電路如圖13-5(a)所示，其邏輯符號(hào)如圖

13-5(b)所示。圖13-5二極管或門電路只有當(dāng)輸入變量全為0時(shí)，輸出變量F才為0，因此兩個(gè)二極管都截止?；蜻壿嬯P(guān)系式為

F＝A+B

(13-2)

3.三極管非門電路

圖13-6(a)所示為三極管非門電路，其邏輯符號(hào)如圖

13-6(b)所示。圖13-6三極管非門電路非門電路也稱為反相器。加負(fù)電源UBB是為了使三極管可靠截止。

非邏輯關(guān)系式為

(13-3)

在實(shí)際應(yīng)用中可以將這些基本邏輯電路組合起來(lái)，構(gòu)成組合邏輯電路，以實(shí)現(xiàn)各種邏輯功能。表13-6所示列出了與非門和或非門的邏輯關(guān)系及其符號(hào)。

【例13-7】?jī)蓚€(gè)輸入端的與門、或門和與非門的輸入波形如圖13-7(a)所示，試畫出其輸出信號(hào)的波形。

解設(shè)與門的輸出為F1，或門的輸出為F2，與非門的輸出為F3，根據(jù)邏輯關(guān)系其輸出波形如圖13-7(b)所示。圖13-7例13-7圖

13.4邏輯代數(shù)

13.4.1邏輯代數(shù)運(yùn)算法則

邏輯代數(shù)也稱為布爾代數(shù)，是由英國(guó)數(shù)學(xué)家喬治布爾于1847年首先提出來(lái)的，后來(lái)應(yīng)用于邏輯電路的分析，即將邏輯電路中各種復(fù)雜的邏輯關(guān)系用邏輯符號(hào)來(lái)表示，它是分析設(shè)計(jì)邏輯電路的數(shù)學(xué)工具。應(yīng)用數(shù)字邏輯的方法進(jìn)行處理，可以使邏輯分析與邏輯綜合大大簡(jiǎn)化。在邏輯代數(shù)中只有邏輯乘(與運(yùn)算)、邏輯加(或運(yùn)算)和求反(非運(yùn)算)三種基本運(yùn)算。根據(jù)這三種基本運(yùn)算可以推導(dǎo)出邏輯運(yùn)算的一些法則，表13-7就是所列出的邏輯代數(shù)運(yùn)算法則。13.4.2邏輯函數(shù)的表示方法

1.邏輯狀態(tài)表

邏輯狀態(tài)表是用輸入、輸出變量的邏輯狀態(tài)(1或0)以表格形式來(lái)表示邏輯函數(shù)的，直觀明了。邏輯狀態(tài)表是將輸入變量的全部取值組合和相應(yīng)的輸出函數(shù)值一一列舉出來(lái)，

填入表格中，如表13-3~表13-5所示。若邏輯函數(shù)有n個(gè)輸入變量，則有2n個(gè)不同的取值組合。

2.邏輯表達(dá)式

邏輯表達(dá)式是按一定的邏輯關(guān)系，把輸出邏輯變量表示為輸入邏輯變量的與、或、非等邏輯運(yùn)算的組合所得到的邏輯代數(shù)式。

1)由邏輯狀態(tài)表寫出邏輯式

(1)取Y=“1”(或Y=“0”)列邏輯式。

(2)對(duì)一種組合而言，輸入變量之間是與邏輯關(guān)系。對(duì)應(yīng)于F=1，若輸入變量為“1”，則取輸入變量本身(如A)；若輸入變量為“0”，則取其反變量(如)。

(3)各種組合之間是或邏輯關(guān)系，應(yīng)取以上乘積項(xiàng)之和。

2)最小項(xiàng)

在含有n個(gè)變量的邏輯函數(shù)中，若m為包含n個(gè)變量的乘積項(xiàng)(與項(xiàng))，且這n個(gè)變量均以原變量或反變量的形式在m中出現(xiàn)一次，則m稱為該組變量的最小項(xiàng)。

兩個(gè)變量A、B可以構(gòu)成四個(gè)最小項(xiàng)：

三個(gè)變量A、B、C可以構(gòu)成八個(gè)最小項(xiàng)：

【例13-8】寫出邏輯函數(shù)

的最小項(xiàng)表達(dá)式。

解

3.邏輯圖

邏輯圖一般由邏輯式畫出。邏輯乘用與門實(shí)現(xiàn)，邏輯加用或門實(shí)現(xiàn)，求反用非門實(shí)現(xiàn)。由邏輯圖也可以寫出表達(dá)式。因?yàn)檫壿嬍讲皇俏ㄒ坏?，所以邏輯圖也不是唯一的。

【例13-9】依據(jù)邏輯函數(shù)的表達(dá)式，畫出下列函數(shù)的邏輯圖，并列出邏輯狀態(tài)表。

解可用兩個(gè)非門、兩個(gè)與門和一個(gè)或門組成邏輯圖，如圖13-8(a)所示。其邏輯狀態(tài)表如表13-7所示，當(dāng)輸入端A或B不是同為1或0時(shí)，輸出為1；否則，輸出為0。這種電路稱為異或門電路，其邏輯符號(hào)如圖13-8(b)所示。邏輯式也可寫為圖13-8例13-9圖13.4.3邏輯函數(shù)的化簡(jiǎn)

1.公式法化簡(jiǎn)

公式法化簡(jiǎn)要求熟記并靈活應(yīng)用邏輯代數(shù)中的基本公式、定律和規(guī)則。公式法化簡(jiǎn)常用下列方法：

(1)消去法：利用互補(bǔ)律、吸收律、多余律消去“邏輯變量”或“與項(xiàng)”(如例13-11、例13-12)。

(2)配項(xiàng)法：對(duì)不易識(shí)別是否為最簡(jiǎn)的公式，先配上有關(guān)項(xiàng)成為標(biāo)準(zhǔn)與或式，然后重新組合可以消去更多的項(xiàng)

(如例13-13)。

【例13-10】化簡(jiǎn)：

【例13-11】化簡(jiǎn)：

【例13-12】化簡(jiǎn)：

【例13-13】化簡(jiǎn)：

【例13-14】試證明:

證明

2.卡諾圖化簡(jiǎn)

所謂卡諾圖，是與變量的最小項(xiàng)對(duì)應(yīng)的按一定規(guī)則排列的方格圖，每一小方格填入一個(gè)最小項(xiàng)?？ㄖZ圖是邏輯函數(shù)化簡(jiǎn)的圖形方法，它是建立在邏輯函數(shù)標(biāo)準(zhǔn)與或式的基礎(chǔ)上的?？ㄖZ圖化簡(jiǎn)法十分直觀、簡(jiǎn)便，而且有規(guī)律可循。

n個(gè)變量有2n種組合，最小項(xiàng)就有2n個(gè)，卡諾圖也相應(yīng)有2n個(gè)小方格。圖13-9所示分別為二變量、三變量和四變量卡諾圖。在卡諾圖的行和列分別標(biāo)出變量及其狀態(tài)。變量狀態(tài)的次序是00，01，11，10，而不是二進(jìn)制遞增的次序00，01，10，11。這樣排列是為了使任意兩個(gè)相鄰最小項(xiàng)之間只有一個(gè)變量改變。小方格也可用二進(jìn)制對(duì)應(yīng)于十進(jìn)制數(shù)編號(hào)，如圖中的四變量卡諾圖，也就是變量的最小項(xiàng)可用m0，m1，m2，m3等來(lái)編號(hào)。圖13-9卡諾圖

【例13-15】將

用卡諾圖表示并化簡(jiǎn)。

解卡諾圖如圖13-10所示。

將相鄰的兩個(gè)1圈在一起，共可圈成三個(gè)圈。三個(gè)圈的最小項(xiàng)分別為圖13-10例13-15圖于是得出化簡(jiǎn)后的邏輯式

與應(yīng)用邏輯代數(shù)運(yùn)算法則化簡(jiǎn)比較，是應(yīng)用了配項(xiàng)法，加了兩項(xiàng)ABC。對(duì)卡諾圖化簡(jiǎn)法來(lái)講，就是保留一個(gè)圈內(nèi)最小項(xiàng)的相同變量，而除去相反的量。

【例13-16】應(yīng)用卡諾圖化簡(jiǎn)

解首先畫出四變量的卡諾圖(見(jiàn)圖13-11)，將式中各項(xiàng)在對(duì)應(yīng)的卡諾圖小方格內(nèi)填入1。在本例中，每一項(xiàng)并非只對(duì)應(yīng)一個(gè)小方格。如項(xiàng)，應(yīng)在含有的所有小方格內(nèi)都填入1(與其他變量為何值無(wú)關(guān))，即圖中上面八個(gè)小方格。含有的小方格有最上面四個(gè)，已含在項(xiàng)內(nèi)。同理，可在和所對(duì)應(yīng)的小方格內(nèi)也填入1。而后圈成兩個(gè)圈，相鄰項(xiàng)合并，得出圖13-11例13-16圖

【例13-17】應(yīng)用卡諾圖化簡(jiǎn)

解卡諾圖如圖13-12所示，可將最上行兩角的1圈在一起，將最下行兩角的1圈在一起，則可得出

也可將四個(gè)1圈在一起，其相同變量為，故可直接得出

圖13-12例13-17圖

13.5

TTL門電路

雙極型數(shù)字電路中最常用的是TTL電路。

13.5.1

TTL與非門

TTL與非門的典型電路如圖13-13(a)所示，13-13(b)是TTL與非門對(duì)應(yīng)的邏輯符號(hào)。圖13-13

TTL與非門電路及其邏輯符號(hào)

1.內(nèi)部結(jié)構(gòu)和工作原理

在晶體管—晶體管邏輯電路(Transistor-TransistorLogic，TTL)與非門的內(nèi)部結(jié)構(gòu)中，輸入級(jí)V1是二輸入的與門，只要輸入中有一個(gè)是低電平就會(huì)造成V1導(dǎo)通并使得V2基極為低電平，除非兩個(gè)輸入都是高電平，才會(huì)有V1截止并使V2基極為高電平；中間放大級(jí)由V2組成，其集電極和發(fā)射極的兩個(gè)輸出分別控制由(V4)V5和V3組成的推拉式電路工作。

2.電壓傳輸特性和主要參數(shù)

1)電壓傳輸特性

TTL與非門的電壓傳輸特性如圖13-14(a)所示，與非門的延遲時(shí)間如圖13-14(b)所示。圖13-14

TTL與非門的電壓傳輸特性和延遲時(shí)間

2)主要參數(shù)

(1)輸出高電平UOH

和輸出低電平UOL。輸出高電平UOH是指輸入端有一個(gè)或一個(gè)以上接低電平(ui<0.6V)時(shí)輸出端為高電平，當(dāng)集成邏輯電路的電源電壓UCC為5V時(shí)，典型值UOH=3.6V；輸出低電平UOL是指輸入端全部接高電平(ui>3.6V)時(shí)輸出為低電平，其典型值UOL=0.3V。

(2)關(guān)門電平Uoff和開(kāi)門電平Uon。關(guān)門電平Uoff是指保證輸出高電平時(shí)的最大輸入電平(約0.85V)；開(kāi)門電平Uon是指保證輸出低電平時(shí)的最小輸入電平(約1.5V)。

(3)平均延遲時(shí)間tpd。平均延遲時(shí)間tpd是反映門電路工作速度的重要指標(biāo)，如圖13-14(b)表明信號(hào)經(jīng)過(guò)門電路存在時(shí)間上的延遲。平均延遲時(shí)間tpd是前沿延遲時(shí)間tpd1

和后沿延遲時(shí)間tpd2和的平均值，即

(4)扇入系數(shù)Ni和扇出系數(shù)No。扇入系數(shù)Ni是指邏輯門的輸入端口數(shù)；扇出系數(shù)No是指輸出端可以驅(qū)動(dòng)同類下一級(jí)門電路的數(shù)目，反映了門電路的帶負(fù)載能力。一般No=6~8。

(5)輸入高電平電流IIH和輸入低電平電流IIL。當(dāng)某一輸入端接高電平，其余端接低電平時(shí)，流入該輸入端的電流稱為輸入高電平電流IIH；當(dāng)某一輸入端接低電平，其余端接高電平時(shí)，從該輸入端流出的電流稱為輸入低電平電流IIL。

(6)空載導(dǎo)通功耗PON和輸入短路電流IIS。PON是指輸出無(wú)負(fù)載且為低電平時(shí)電路的總功耗，該值越小越省電。其

值為