數(shù)電期末考試題及答案

一、單項(xiàng)選擇題(每小題2分，共20分)1．多諧振蕩器有（C）個(gè)穩(wěn)態(tài)A．兩個(gè)穩(wěn)態(tài)B．一個(gè)穩(wěn)態(tài)C．沒有穩(wěn)態(tài)D．不能確定2．五進(jìn)制計(jì)數(shù)器的無效狀態(tài)有（A）A．3個(gè)B．4個(gè)C．11個(gè)D．0個(gè)3．為了把串行輸入的數(shù)據(jù)轉(zhuǎn)換為并行輸出的數(shù)據(jù)，可以使用（B）A．寄存器B．移位寄存器C．計(jì)數(shù)器D．存儲(chǔ)器4．從多個(gè)輸入數(shù)據(jù)中選出其中一個(gè)輸出的電路是（B）A．?dāng)?shù)據(jù)分配器B．?dāng)?shù)據(jù)選擇器C．?dāng)?shù)字比較器D．編碼器5．TTL或非門多余輸入端的處理是(A)A．懸空

B．接高電平C．接低電平

D．接“1”6.邏輯函數(shù)F1、F2、F3的卡諾圖如下圖所示，他們之間的邏輯關(guān)系是（B）A．F3=F1?F2 B．F3=F1+F2C．F2=F1?F3 D．F2=F1+F37．在邏輯函數(shù)中的卡諾圖化簡(jiǎn)中，若被合并的最小項(xiàng)數(shù)越多（畫的圈越大），則說明化簡(jiǎn)后（D）。A．乘積項(xiàng)個(gè)數(shù)越少B．實(shí)現(xiàn)該功能的門電路少C．該乘積項(xiàng)含因子少D．乘積項(xiàng)和乘積項(xiàng)因子兩者皆少8．555定時(shí)器不可以組成（D）A．多諧振蕩器 B．單穩(wěn)態(tài)觸發(fā)器 C．施密特觸發(fā)器D．JK觸發(fā)器9．某邏輯門的輸入端A、B和輸出端F的波形下圖所示，F(xiàn)與A、B的邏輯關(guān)系是：(B)A．與非B．同或C．異或D．或10．一位八進(jìn)制計(jì)數(shù)器至少需要（A）個(gè)觸發(fā)器A．3 B．4 C．5 D．10二、填空題(每空2分，共30分)1．5個(gè)變量可構(gòu)成25 個(gè)最小項(xiàng)，全體最小項(xiàng)之和為1 。2．要構(gòu)成十進(jìn)制計(jì)數(shù)器，至少需要4個(gè)觸發(fā)器，其無效狀態(tài)有6 個(gè)。3．施密特觸發(fā)器的最主要特點(diǎn)是具有滯回特性。4．三態(tài)門輸出的三種狀態(tài)分別為：高電平、低電平和高阻態(tài)。5．3個(gè)地址輸入端譯碼器，其譯碼輸出信號(hào)最多應(yīng)有____8____個(gè)。6．邏輯電路中，低電平用1表示，高電平用0表示，則稱為_負(fù)__邏輯。7．觸發(fā)器的輸出狀態(tài)由觸發(fā)器的___輸入__和__現(xiàn)態(tài)___決定。8．基本邏輯關(guān)系有三種，它們是__與運(yùn)算、或運(yùn)算、非運(yùn)算。三、化簡(jiǎn)題(5分)請(qǐng)用圖形法（卡諾圖）將下式化為最簡(jiǎn)與或式。（5分）四、分析題(30分)1．分析如下圖所示電路的邏輯功能。（10分）2．分析下面時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖和時(shí)序圖，說明電路能否自啟動(dòng)。（20分）五、設(shè)計(jì)題(15分)用四位二進(jìn)制加法計(jì)數(shù)器74LS161同步清零功能接成12進(jìn)制計(jì)數(shù)器。并畫出其有效狀態(tài)循環(huán)圖。（74LS161的狀態(tài)表以及符號(hào)已給出，連線圖可直接在已給符號(hào)基礎(chǔ)上作圖）（15分）一、單項(xiàng)選擇題(每小題2分，共20分)1．為了把串行輸入的數(shù)據(jù)轉(zhuǎn)換為并行輸出的數(shù)據(jù)，可以使用（B ）A．寄存器B．移位寄存器C．計(jì)數(shù)器D．存儲(chǔ)器2．和TTL電路相比，CMOS電路最突出的優(yōu)點(diǎn)在于（D）A．可靠性高B．抗干擾能力強(qiáng)C．速度快D．功耗低3．當(dāng)JK觸發(fā)器在時(shí)鐘CP作用下，欲使Qn+1=Qn，則必須使(C)A.J=0，K=1B.J=1，K=0C.J=K=0D.J=K=14．從多個(gè)輸入數(shù)據(jù)中選出其中一個(gè)輸出的電路是（B）A．?dāng)?shù)據(jù)分配器B．?dāng)?shù)據(jù)選擇器C．?dāng)?shù)字比較器D．編碼器5．計(jì)數(shù)器主要由（B）構(gòu)成A．與外門B．觸發(fā)器C．或外門D．組合邏輯電路6.RS觸發(fā)器當(dāng)R=S=0時(shí)，Qn+1=(C)A．0B．1C．QnD．Qn’7．八路數(shù)據(jù)選擇器，其地址輸入端（選擇控制端）有(C)個(gè)A．8個(gè) B．2個(gè)C．3個(gè) D．4個(gè)8．二進(jìn)制數(shù)的權(quán)值為（B）A．10的冪B．2的冪C．16的冪D．8的冪9．為了提高多諧振蕩器頻率的穩(wěn)定性，最有效的方法是（C）A．提高電容、電阻的精度B．提高電源的穩(wěn)定度C．采用石英晶體振蕩器C．保持環(huán)境溫度不變10．一個(gè)具有N個(gè)地址端的數(shù)據(jù)選擇器的功能是(C)A．N選1B．2N選1 C．2N選1 D．（2N－1）選1二、填空題(每空2分，共30分)1．時(shí)序邏輯電路由_組合_電路和_存儲(chǔ)_電路組成。2．組合邏輯電路的特點(diǎn)是任一時(shí)刻，輸出信號(hào)僅僅取決于當(dāng)時(shí)的輸入信號(hào)，而與電路原來所處的狀態(tài)無關(guān)；時(shí)序邏輯電路的特點(diǎn)是任一時(shí)刻電路的穩(wěn)態(tài)輸出，不僅和該時(shí)刻的輸入信號(hào)有關(guān)，而且還取決于電路原來的狀態(tài)。3．5個(gè)地址輸入端譯碼器，其譯碼輸出信號(hào)最多應(yīng)有___2n_個(gè)。4．今測(cè)得NPN三極管各電極對(duì)地的電位分別為VC=6V，VB=-0.6V，VE=0V，該三極管工作狀態(tài)為截止?fàn)顟B(tài)。5．施密特觸發(fā)器常用于對(duì)脈沖波形的波形變換；鑒幅；脈沖整形。6．如果對(duì)72個(gè)符號(hào)進(jìn)行二進(jìn)制編碼，則至少需要7位二進(jìn)制代碼。7．描述邏輯函數(shù)與對(duì)應(yīng)變量取值關(guān)系的表格叫真?zhèn)俦韄。8．邊沿觸發(fā)器按其邏輯功能分類，可以分成JK型、D型、T型、T’型四類。9．經(jīng)常用來表示觸發(fā)器邏輯功能的方法有特性表、卡諾圖、特性方程、狀態(tài)圖和時(shí)序圖；等五種。這幾種方法之間能否相互轉(zhuǎn)換？能。10．半導(dǎo)體三極管是一種用電流控制且具有放大功能的開關(guān)元件。11．MOS管是用電壓進(jìn)行控制的，也具有放大特性。三、化簡(jiǎn)題(5分)請(qǐng)用公式法將下式化為最簡(jiǎn)與或式。（5分）四、分析題(30分)1．分析如圖所示邏輯電路，寫出輸出端的邏輯函數(shù)表達(dá)式，列出真值表，說明電路能實(shí)現(xiàn)什么邏輯功能。（10分），真值表如表所示。電路實(shí)現(xiàn)全加器功能。表ABCL1L200000001100101001101100101010111001111112．用數(shù)據(jù)選擇器組成的多功能組合邏輯電路如圖所示。圖中G1、G0為功能選擇輸入信號(hào)，X、Z為輸入邏輯變量，F(xiàn)為輸出邏輯函數(shù)。分析該電路在不同的選擇信號(hào)時(shí)，可獲得哪幾種邏輯功能，請(qǐng)將結(jié)果填入表中。（20分）答：分析電路可得G1、G0為不同取值時(shí)的邏輯功能如表所示。表G1G0F功能00F=X+Z或邏輯10F=與邏輯10異或邏輯11同或邏輯五、設(shè)計(jì)題(15分)設(shè)計(jì)一個(gè)時(shí)序電路，要求如下圖所示的狀態(tài)圖。