數(shù)字邏輯電路與系統(tǒng)設(shè)計（第4版）課件 第5章 時序邏輯電路

第5章時序邏輯電路5.1時序邏輯電路概述時序邏輯電路的特點：電路在任何時候的輸出穩(wěn)定值,不僅與該時刻的輸入信號有關(guān),而且與該時刻以前的電路狀態(tài)有關(guān);電路結(jié)構(gòu)具有反饋回路.1.時序邏輯電路的基本概念2.時序邏輯電路的結(jié)構(gòu)模型XZQW組合電路存儲電路外部輸入信號外部輸出信號驅(qū)動信號狀態(tài)信號3.時序邏輯電路的描述方法（1）邏輯方程輸出方程:Z(tn)=F[X(tn),Q(tn)]

驅(qū)動方程:W(tn)=G[X(tn),Q(tn)]

狀態(tài)方程:Q(tn+1)=H[W(tn),Q(tn)]XZQW組合電路存儲電路

說明任何時刻的輸出不僅和該時刻的外部輸入信號有關(guān)，而且和該時刻的電路狀態(tài)及以前的輸入信號有關(guān)。Z(tn)X(tn)Q(tn)Q(tn-1)W(tn-1)Q(tn-1)X(tn-1)信號流程：（2）狀態(tài)表輸入原狀態(tài)新狀態(tài)輸出

XQnQn+1Z輸入原狀態(tài)QnQn+1/ZX新狀態(tài)/輸出QnQn+1X/Z原狀態(tài)新狀態(tài)輸入/輸出（3）狀態(tài)圖（4）時序圖(定時波形圖)ResetSetQ4.時序邏輯電路的分類（1）按存儲電路中存儲單元狀態(tài)改變的特點分類同步時序電路異步時序電路（2）按輸出信號的特點分類米里（Mealy）型摩爾（Moore）型（3）按時序電路的邏輯功能分類計數(shù)器寄存器移位寄存器5.2鎖存器存儲電路由存儲器件組成,能存儲一位二值信號的器件稱為存儲單元電路.存儲單元電路大多是雙穩(wěn)態(tài)電路.雙穩(wěn)態(tài)電路特點:①具有兩個穩(wěn)定狀態(tài),用0和1表示,在無外信號作用時,

電路長期處于某個穩(wěn)定狀態(tài)，這兩個穩(wěn)定狀態(tài)可用來表示一位二進(jìn)制代碼。②它有一個或多個輸入端，在外加信號激勵下，可使電路從一個狀態(tài)轉(zhuǎn)換成另一個狀態(tài)。兩類存儲單元電路：(1)鎖存器

(2)

觸發(fā)器鎖存器:直接由激勵信號控制電路狀態(tài)的存儲單元.觸發(fā)器:除激勵信號外,還包含一個稱為時鐘的控制信號輸入端.激勵信號和時鐘一起控制電路的狀態(tài).鎖存器和觸發(fā)器工作波形示意圖:ResetSetQSetResetClockQSRQQSRQQC1.RS鎖存器的電路結(jié)構(gòu)及邏輯符號≥1≥1SDRDQQSRQQSRQQ或SD:置位端(置1端);RD:復(fù)位端(置0端);兩個輸入端(激勵端):定義:Q=0,Q=1為0狀態(tài);Q=1,Q=0為1狀態(tài).5.2.1普通鎖存器2.RS鎖存器的邏輯功能分析設(shè):電路的原狀態(tài)表示為Qn,新狀態(tài)表示為Qn+1.①SD=0;RD=0(無激勵信號),有下列兩種情況:結(jié)論:Qn+1=Qn≥1≥1

00QQ0110SDRD≥1≥1

00QQ0101SDRD②SD=0;RD=1(置0信號有效):結(jié)論:Qn+1=0③SD=1;RD=0(置1信號有效):結(jié)論:Qn+1=1≥1≥1

01QQ0110SDRD≥1≥110QQ1001SDRD④SD=1;RD=1(置0、置1同時信號有效):一般情況下，SD=RD=1應(yīng)禁止使用。RS鎖存器的約束條件：SDRD=0

。≥1≥1

11QQ0000作用時SDRD≥1≥1

00QQ0110≥1≥1

00QQ0101激勵信號同時消失后SDSDRDRD由與非門構(gòu)成的RS鎖存器：&&SDRDQQSRQQSRQQ或3.RS鎖存器的功能描述（1）特性表SDRDQnQn+1000000110100011010011011110×111×}保持}置0}置1}禁止（2）特性方程Qn+1=SD+RDQnSDRD=0（3）狀態(tài)圖SD=1RD=0SD=0RD=1SD=×RD=0SD=0RD=×01（4）RS鎖存器工作波形圖

（初態(tài)假設(shè)為0）SDRDQnQn+1000000110100011010011011110×111×000000000000000000011111111111××SDRDQQ4.RS鎖存器的Verilog描述moduleVrrslatch(R,S,Q,QB);inputR,S;outputregQ,QB;

always@(R,S)if((S==0)&&(R==1))Q<=0;elseif((S==1)&&(R==0))Q<=1;elseif((S==0)&&(R==0))Q<=Q;always@(Q)QB<=~Q;endmodule5.5.2門控鎖存器在RS鎖存器的基礎(chǔ)上,加控制信號,使鎖存器狀態(tài)轉(zhuǎn)換的時間,受控制信號的控制.≥1≥1&&RDSDRSCQQ1SC11RQQ1.門控RS鎖存器（1）門控RS鎖存器的電路結(jié)構(gòu)及邏輯符號RD=R·CSD=S·C當(dāng)C=1時:門控RS鎖存器功能和RS鎖存器完全相同;當(dāng)C=0時:RD=SD=0,鎖存器狀態(tài)保持不變.（2）門控RS鎖存器的邏輯功能分析1)門控RS鎖存器特性方程:Qn+1=S+RQnSR=0{C=1時成立（3）門控RS鎖存器的邏輯功能描述CSRQnQn+10×××Qn1000010011101001011011001110111110×1111×2)門控RS鎖存器特性表:3)門控RS鎖存器工作波形圖:2.門控D鎖存器能將呈現(xiàn)在激勵輸入端的單路數(shù)據(jù)D存入交叉耦合結(jié)構(gòu)的鎖存器單元中.（1）門控D鎖存器的電路結(jié)構(gòu)及邏輯符號&&&RDSDDCQQ&11DC1QQ1）當(dāng)C=0時,RD=SD=1,電路處于保持狀態(tài);2)當(dāng)C=1時,RD=D,SD=D，電路的新狀態(tài)為D。（2）門控D鎖存器的邏輯功能分析&&&RDSDDCQQ&12）D鎖存器特性表:DQnQn+1000010011111）D鎖存器特性方程:Qn+1=D（3）門控D鎖存器的邏輯功能描述D=1D=0D=0D=1013）狀態(tài)圖：4）D鎖存器工作波形圖:(假設(shè)初態(tài)為0)DCQ鎖存Q跟隨D鎖存Q跟隨D鎖存（4）門控D鎖存器的Verilog描述moduleVrdlatchc(C,D,Q,QB);inputC,D;outputregQ,QB;

always@(C,D)if(C==1)Q<=D;elseQ<=Q;always@(Q)QB<=~Q;endmodule5.3觸發(fā)器

利用一個稱為“時鐘”的特殊定時控制信號去限制存儲單元狀態(tài)的改變時間,具有這種特點的存儲單元電路稱為觸發(fā)器.5.3.1D觸發(fā)器1.主從D觸發(fā)器（1）電路結(jié)構(gòu)1DC1QQ1DC1QQ11QQDCLK主鎖存器從鎖存器F1F2QmQmCLKD(2)工作原理1)當(dāng)CLK=0時,主鎖存器被選通,Qm=D,從鎖存器保持原態(tài)2)當(dāng)CLK=1時,主鎖存器保持原態(tài),從鎖存器被選通,Q=Qm1DC1QQ1DC1QQ11QQDCLK主鎖存器從鎖存器F1F2QmQm(3)功能描述2）特性表:1）特性方程:Qn+1=D3）定時波形圖CLKDQmQ2.維持阻塞D觸發(fā)器(1)電路結(jié)構(gòu)&&&&&&CLKDRDRDRDSDSDQQ1DC1QQSRSDRDDCLK(2)工作原理&&&&&&CLKDRDRDRDSDSDQQ1)異步清零2)異步置1a.CLK=0b.CLK=10001111110111110010011011111000001111110SD=1RD=0SD=0RD=1&&&&&&CLKDRDRDRDSDSDQQ11111101MND的改變不會使輸出狀態(tài)變化。3)如SD=RD=1①在CLK=0期間②在CLK=1前一瞬間（CLK=0），如加入信號D則有：由于M=N=1，所以輸出Q保持不變。&&&&&&CLKDRDRDRDSDSDQQ11111101111MNDDDDDD---③CLK由0變?yōu)?，在這一短時間內(nèi)，D保持不變，則有：Qn+1=D&&&&&&CLKDRDRDRDSDSDQQ111111DDDDDDDD-④在CLK=1期間，如D發(fā)生變化，即由D變?yōu)镈電路輸出狀態(tài)保持不變。111111&&&&&&CLKDRDRDRDSDSDQQDDDDDD--D11(3)功能描述CLKSDRDDQnQn+1×01××1×10××0↑11000↑11010↑11101↑11111↑表示上升沿觸發(fā).CLKRDDQ當(dāng)SD=1時波形圖:（4）D觸發(fā)器的Verilog描述：moduleVrdffrs(RD,SD,CLK,D,Q,QB);

inputRD,SD,CLK,D;

outputregQ,QB;always@(posedgeCLKor

negedgeRDor

negedgeSD)

begin

if(!RD&&SD)Q<=0;

else

if(RD&&!SD)Q<=1;

elseQ<=D;

end

always@(Q)QB<=~Q;endmodule（1）電路結(jié)構(gòu)1DC1QQ&≥1&11KJCLKKQnJQnCLKJK5.3.2JK觸發(fā)器2）特性表1）特性方程Qn+1=JQn+KQn（2）功能描述JKQnQn+100000011010001101001101111011110×××QnCLK無下降沿保持置0置1翻轉(zhuǎn)3）狀態(tài)圖J=1K=xJ=xK=1J=xK=001J=0K=x4）

工作波形SD

：異步置1端RD：異步清0端1JC11KQQSRSDRDJKCLKCLK當(dāng)SD=1時波形圖:

（3）

JK觸發(fā)器的Verilog描述：moduleVrjkff(CLK,J,K,Q,QB);inputCLK,J,K;outputregQ,QB;always@(posedgeCLK)case({J,K})2'b00:Q<=Q;2'b01:Q<=0;2'b10:Q<=1;2'b11:Q<=~Q;endcasealways@(Q)QB<=~Q;endmodule1.RS觸發(fā)器（1）邏輯符號及功能1SC11RQQCLKRS5.3.3其他功能的觸發(fā)器特性方程Qn+1=S+RQnSR=0{SRQnQn+1000000110100011010011011110×111××××QnCLK無上升沿特性表RS觸發(fā)器的工作波形CLKSRQ（2）RS觸發(fā)器的Verilog描述：moduleVrrsff(CLK,R,S,Q,QB);

inputCLK,R,S;outputregQ,QB;

always@(posedgeCLK)

if((S==1)&&(R==0))Q<=1;

else

if((S==0)&&(R==1))Q<=0;

elseif((S==0)&&(R==0))Q<=Q;

always@(Q)QB<=~Q;endmodule2.T觸發(fā)器（1）邏輯符號及功能TQnQn+100001101110T觸發(fā)器特性表1TC1QQTCLK邏輯符號T觸發(fā)器的特性歸納為:

T=0保持

T=1翻轉(zhuǎn)T觸發(fā)器的特性方程:Qn+1=TQn+TQn（2）T觸發(fā)器的Verilog描述：moduleVrtff(CLK,T,Q,QB);inputCLK,T;outputregQ,QB;always@(posedgeCLK)if(T)Q<=~Q;elseQ<=Q;always@(Q)QB<=~Q;endmodule3.T’觸發(fā)器邏輯符號T’觸發(fā)器的特性方程:Qn+1=QnT’觸發(fā)器的工作波形T觸發(fā)器的輸入T恒等于1，觸發(fā)器狀態(tài)每經(jīng)過一個CLK作用后翻轉(zhuǎn)一次。二分頻電路表5.7部分常用集成觸發(fā)器5.4觸發(fā)器使用中的幾個問題5.4.1觸發(fā)器邏輯功能的轉(zhuǎn)換觸發(fā)器邏輯功能轉(zhuǎn)換示意圖:轉(zhuǎn)換電路

已有觸發(fā)器ABXYQQCLK將已有觸發(fā)器轉(zhuǎn)換為所需觸發(fā)器的功能,實際上是求轉(zhuǎn)換電路,即求轉(zhuǎn)換電路的函數(shù)表達(dá)式:X=f1(A,B,Qn)Y=f2(A,B,Qn)1.代數(shù)法

通過比較已有觸發(fā)器和待求觸發(fā)器的特性方程,求轉(zhuǎn)換電路的函數(shù)表達(dá)式.例:把JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器.解:已有JK觸發(fā)器的特性方程為:Qn+1=JQn+KQn待求D觸發(fā)器的特性方程為:Qn+1=D為求出轉(zhuǎn)換電路的函數(shù)表達(dá)式,可將D觸發(fā)器的特性方程轉(zhuǎn)換為:Qn+1=D=D(Qn+Qn)=DQn+DQn比較JK觸發(fā)器的特性方程,可得:J=DK=D1JC11KQQ1CLKDT觸發(fā)器的特性方程:Qn+1=TQn+TQn將上式和JK觸發(fā)器特性方程Qn+1=JQn+KQn比較,可得

J=K=T1JC11KQQCLKT注意：在這個電路中，由于采用的是下降邊沿JK觸發(fā)器，所以得到的T觸發(fā)器也是下降邊沿的。例:將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器.2.圖表法例:把RS觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器.①首先列出JK觸發(fā)器的特性表;JKQnQn+100000011010001101001101111011110②根據(jù)RS觸發(fā)器的特性,列出當(dāng)滿足JK觸發(fā)器特性時

S、R端應(yīng)加的信號;SR0××00×0110×01001③寫出下列兩個表達(dá)式:S=f1（J，K，Qn）

R=f2（J，K，Qn）KQnJ00011110010×001×01KQnJ0001111001S=JQn×01×0010R=KQn轉(zhuǎn)換電路圖例：試用D觸發(fā)器和四選一MUX構(gòu)成一個多功能觸發(fā)器，其功能如下表所示。表中L、T為控制變量，N為數(shù)據(jù)輸入變量。1SC11RQQ&&JKQQCLKS=JQnR=KQnLTNQn+100×Qn01×Qn10NN11NN解：①列表；②設(shè)L、T為MUX的地址變量，求MUX的數(shù)據(jù)端輸入信號；③畫邏輯圖。1DC1QQCLK012301}G03NLTNLTNQn+100×Qn01×Qn10NN11NNDQnQnNNLTN0001111001QnQnQnQn1001D0=QnD1=QnD3=ND2=N5.4.2觸發(fā)器的脈沖工作特性觸發(fā)器的脈沖工作特性:指為了保證觸發(fā)器可靠的動作，而對時鐘脈沖、輸入信號以及它們之間的時間關(guān)系所提出的要求。1.輸入信號的建立時間和保持時間（1）建立時間為使觸發(fā)器做好觸發(fā)準(zhǔn)備，要求輸入信號在時鐘脈沖的邊沿到來之前，提前一段時間到來，提前的這段時間叫建立時間，用tset表示。（2）保持時間為了保證觸發(fā)器可靠翻轉(zhuǎn)，在時鐘脈沖到達(dá)后，輸入信號必須維持一段時間不變。這段時間稱為保持時間，用th表示。2.觸發(fā)器的傳輸延遲時間從時鐘脈沖邊沿到達(dá)到觸發(fā)器的新狀態(tài)穩(wěn)定建立起來，所需要的時間叫做傳輸延遲時間。tPHL表示輸出端由高電平變?yōu)榈碗娖降膫鬏斞舆t時間tPLH表示輸出端由低電平變?yōu)楦唠娖降膫鬏斞舆t時間3.觸發(fā)器的最高時鐘頻率在保證觸發(fā)器可靠翻轉(zhuǎn)的條件下，所允許的時鐘頻率有一個上限值（最高頻率），該上限值即為觸發(fā)器的最高時鐘頻率，用fmax表示。4.脈沖寬度為保證時序邏輯電路能夠正常穩(wěn)定地工作，要求輸入信號的脈沖寬度大于最小脈沖寬度（tw）5.5觸發(fā)器應(yīng)用舉例1．消顫開關(guān)SRYVcc&&VccRRYRS2.單脈沖發(fā)生器1DC1QQdCLK1DC1QQ&Q1Q2YCLKdQ1Q2YtwTc5.6時序邏輯電路的分析與設(shè)計時序邏輯電路的分析方法分析目的:所謂分析，就是由給定電路，來找出電路的功能。對時序邏輯電路而言，本質(zhì)上是求電路在不同的外部輸入和當(dāng)前狀態(tài)條件下的輸出情況和狀態(tài)轉(zhuǎn)換規(guī)律.

同步時序邏輯電路和異步時序邏輯電路有不同的分析方法。5.6.1同步時序邏輯電路的分析

由于在同步時序電路中，各觸發(fā)器的動作變化是在CLK脈沖作用下同時發(fā)生的，因此，在同步電路的分析中,只要知道了在當(dāng)前狀態(tài)下各觸發(fā)器的輸入（即驅(qū)動信號）,就能根據(jù)觸發(fā)器的特性方程,求得電路的下一個狀態(tài),最終找到電路的狀態(tài)轉(zhuǎn)換規(guī)律。(3)根據(jù)狀態(tài)方程和輸出方程,列出狀態(tài)表;(4)根據(jù)狀態(tài)表畫出狀態(tài)圖或時序圖;(5)由狀態(tài)表或狀態(tài)圖(或時序圖)說明電路的邏輯功能.分析步驟:列出時序電路的輸出方程和驅(qū)動方程(即該時序電路中組合電路部分的邏輯函數(shù)表達(dá)式);(2)將上一步所得的驅(qū)動方程代入觸發(fā)器的特性方程,導(dǎo)出電路的狀態(tài)方程;例:分析下列時序電路.(1)寫出驅(qū)動方程.(2)寫出狀態(tài)方程.

(3)列出狀態(tài)表.(4)畫狀態(tài)圖.功能:能自啟動的模6計數(shù)器例:分析下列時序電路的邏輯功能.1J1KC1QQF01J1KC1QQF1CLK&1&&ZX輸出方程：Z=XQ0Q1nn驅(qū)動方程：J0=XQ1

，K0=XJ1=X，K1=X+Q0nn狀態(tài)方程：Q0=XQ1Q0+XQ0=X(Q0+Q1)Q1=XQ1+X+Q0Q1=X(Q0+Q1)n+1n+1nnnnnnnnnnJK觸發(fā)器的特性方程：Qn+1=JQn+KQn狀態(tài)表XQ1Q0Q1Q0Z000000001000010000011000100100101110110010111111nnn+1n+1狀態(tài)圖001001110/00/00/00/01/01/01/01/1Q1Q0X/Z功能:1111序列檢測器輸出方程：Z=XQ0Q1nn狀態(tài)方程：Q0=XQ1Q0+XQ0=X(Q0+Q1)Q1=XQ1+X+Q0Q1=X(Q0+Q1)n+1n+1nnnnnnnnnn例:試分析下列異步時序電路的邏輯功能1J1KC1QQF01J1KC1QQF2X&1J1KC1QQF1111&1

解:1)寫驅(qū)動方程J0=Q2Q1=Q2+Q1,K0=1J1=K1=1J2=Q1Q0,K2=1nnnnnn5.6.2異步時序邏輯電路的分析2)寫觸發(fā)器F0和F2的狀態(tài)方程(由于觸發(fā)器F0和F2是在X

脈沖作用下同步工作的,列方程時將X隱含)Q2=J2Q2+K2Q2=Q1Q0Q2Q0=J0Q0+K0Q0=(Q2+Q1)Q0nnnnnnnnnnn+1n+11J1KC1QQF01J1KC1QQF2X&1J1KC1QQF1111&13)修正觸發(fā)器F1的特性方程Q1=(J1Q1+K1Q1)CLK1+Q1CLK1nnn+1n注意:CLK1的含義為

CLK1脈沖有效.為寫出F1的狀態(tài)方程,必須先求CLK1.由電路圖已知,Q0的負(fù)邊沿(等效于Q0的上升邊沿)為F1觸發(fā)脈沖的有效邊沿.1J1KC1QQF01J1KC1QQF2X&1J1KC1QQF1111&10001111001Q2Q1Q0111CLK1=Q2Q0+Q1Q0nnnnQ2Q1Q0Q2Q1Q0CLK1000100001000010011011000100011101000110011111000nnnn+1n+1n+14)求CLK1Q2=J2Q2+K2Q2=Q1Q0Q2Q0=J0Q0+K0Q0=(Q2+Q1)Q0nnnnnnnnnnn+1n+1由Q2、Q0的狀態(tài)方程5)將驅(qū)動方程J1、K1和時鐘方程CLK1代入觸發(fā)器F1的特性方程,求得F1的狀態(tài)方程.Q1=(J1Q1+K1Q1)CLK1+Q1CLK1（J1=K1=1)nnn+1n=Q1(Q2Q0+Q1Q0)+Q1(Q2Q0+Q1Q0)=Q2Q1Q0+Q1Q0nnnnnnnnnnnnnnn根據(jù)狀態(tài)方程,補齊上述狀態(tài)表.Q2Q1Q0Q2Q1Q0

0001000100010010110010001101001100111100nnnn+1n+1n+1000110016)畫出狀態(tài)圖,分析電路功能.000100011110001010111Q2Q1Q0功能:

能自啟動的五進(jìn)制減法計數(shù)器例:試分析下列異步時序電路的邏輯功能1J1KC1QQF01J1KC1QQF2X&1J1KC1QQF1111&1驅(qū)動方程J0=Q2Q1=Q2+Q1,K0=1J1=K1=1J2=Q1Q0,K2=1nnnnnn

解:時鐘信號CLK1=Q0CLK0=CLK2=X波形分析法123456001010001100010000CLKQ0Q1Q2自啟動特性討論：電路能自啟動當(dāng)Q2Q1Q0=101時，下一個狀態(tài)為000；(2)當(dāng)Q2Q1Q0=110時，下一個狀態(tài)為001；(3)當(dāng)Q2Q1Q0=111時，下一個狀態(tài)為010；狀態(tài)圖000100011110001010111Q2Q1Q0功能:

能自啟動的五進(jìn)制減法計數(shù)器5.6.3同步時序邏輯電路的設(shè)計1.同步時序邏輯電路的一般步驟(1)根據(jù)邏輯要求,建立原始狀態(tài)表或原始狀態(tài)圖;(2)利用狀態(tài)化簡技術(shù),簡化原始狀態(tài)表,消去多余狀態(tài);(3)狀態(tài)分配或狀態(tài)編碼,即將簡化后的狀態(tài)用二進(jìn)制代碼表示;(4)選擇觸發(fā)器類型,并根據(jù)編碼后的狀態(tài)表求出驅(qū)動方程和輸出方程;(5)檢查自啟動性,若在所設(shè)計電路中存在無效狀態(tài),則必須檢查電路能否自啟動,如果不能自啟動,則需修改設(shè)計;(6)畫出邏輯圖.例:設(shè)計一個可控電路：X為控制信號，當(dāng)X=0時，電路按照0，1，2，3，0，1，2，3，……的規(guī)律做加法計數(shù)；當(dāng)X=1時，電路按照3，2，1，0，3，2，1，0，……的規(guī)律做減法計數(shù)。（該電路稱為模4可逆計數(shù)器，有關(guān)計數(shù)器的概念將在第6章中詳細(xì)介紹）電路有4個狀態(tài):S0、S1、S2和S3,狀態(tài)圖和狀態(tài)表為S0S1S3S201000111S0S1S3S1S2S0S2S3S1S3S0S201XS解:(1)建立原始狀態(tài)圖或狀態(tài)表S0S1S3S1S2S0S2S3S1S3S0S201XS(2)狀態(tài)化簡兩個狀態(tài)在相同的輸入下有相同的輸出,次態(tài)也相同，稱兩個狀態(tài)等價.等價狀態(tài)S0S1S3S201000111沒有等價狀態(tài)，無需狀態(tài)化簡S0S1S3S1S2S0S2S3S1S3S0S201XS由于有四個狀態(tài)，需用兩個觸發(fā)器，定義：S000S101S210S311Q1Q001

000111011000101101110010Xnn編碼后的狀態(tài)表(3)狀態(tài)編碼

本例如選用D觸發(fā)器00

01

1101

10

0010

110111

00

1001XQ1Q0nnQ1

Q0

n+1n+1QnQn+1D000011100111(4)選擇觸發(fā)器類型,求驅(qū)動方程和輸出方程;000

1011

01101101

001XQ1Q0nnD1=001

1010

0110

0101

101XQ1Q0nn

D0=Q0n(5)檢查自啟動特性本例沒有無效狀態(tài)，不需要檢查自啟動特性.(6)畫邏輯圖

本例如選用JK觸發(fā)器00

01

1101

10

0010

110111

00

1001XQ1Q0nnQ1

Q0

n+1n+1(4)選擇觸發(fā)器類型,求驅(qū)動方程和輸出方程;000

1011

011×

×10×

×01XQ1Q0nn001

101×

×11×

×101

101XQ1Q0nnQnQn+1JK000110110110

××××00

×

×01×

×111001XQ1Q0nn

1

001J1=K1=Q0X+Q0X=Q0⊕Xnn

J0=K0=100×

×011

1111

110×

×01XQ1Q0nn分離狀態(tài)表，求出狀態(tài)方程Q1Q001

000

1011011011010XnnQ1n+1Q1Q001

0011010011001011XnnQ0n+1Q1

=Q1Q0X+Q1Q0X+Q1Q0X+Q1Q0Xn+1nnnnnnnn本例如選用JK觸發(fā)器(求驅(qū)動方程的第二種方法)Q0=Q0

n+1n00

01

1101

10

0010

110111

00

1001XQ1Q0nnQ1

Q0

n+1n+1可得:J1=K1=Q0⊕X可得:J0=K0=11J1KC1QQ1F0Q01J1KC1QQF1Q1CLK=1X邏輯圖Q1

=Q1Q0X+Q1Q0X+Q1Q0X+Q1Q0Xn+1nnnnnnnn=（Q0

⊕X)Q1+（Q0⊕X)Q1nnnn根據(jù)JK觸發(fā)器特性方程:Qn+1=JQn+KQn

=1Q0+1Q0nQ0

=Q0n+1n..例:試設(shè)計一個“111”序列檢測器.要求:當(dāng)連續(xù)輸入三個或三個以上“1”時,輸出為“1”,否則輸出為“0”.X:0110111011110Z:0000001000110解:(1)建立原始狀態(tài)表S0:輸入0以后的狀態(tài);(即未收到一個“1”以前的狀態(tài))；S1:輸入一個“1”以后的狀態(tài);S0S1S3

S21/01/01/10/00/00/00/01/1X/Z原始狀態(tài)圖S0S0/0S1/0S1S0/0S2/0S2S0/0S3/1S3S0/0S3/101XSS2:連續(xù)輸入二個“1”以后的狀態(tài);S3:連續(xù)輸入三個或三個以上“1”以后的狀態(tài)。S0S1S3

S21/01/01/10/00/00/00/01/1X/Z狀態(tài)S2和S3在相同的輸入下有相同的輸出,而次態(tài)也相同,稱S2和S3兩個狀態(tài)等價.等價狀態(tài)僅需保留一個.這里,去除S3,保留S2,可得簡化狀態(tài)圖.(2)狀態(tài)化簡S0S1S21/01/01/10/00/00/0X/ZS0S1S21/01/01/10/00/00/0X/Z(3)狀態(tài)編碼3個狀態(tài),需要2個觸發(fā)器,每個狀態(tài)用2位二進(jìn)制編碼.00

01

101/01/01/10/00/00/0X/Z0000/001/00100/010/0111000/010/101XQ1Q0××/×××/×nnQ1Q0/Zn+1n+1S0S0/0S1/0S1S0/0S2/0S2S0/0S3/1S3S0/0S3/101XS(4)選擇觸發(fā)器類型,求驅(qū)動方程和輸出方程;當(dāng)觸發(fā)器選定以后，可根據(jù)狀態(tài)表,對照觸發(fā)器的輸入表,求出驅(qū)動方程.QnQn+1D000011100111QnQn+1T000011101110QnQn+1SR00001101001110××QnQn+1JK000011101110××××四種常用觸發(fā)器的輸入表

本例如選用JK觸發(fā)器,對照狀態(tài)表和JK觸發(fā)器的輸入表,可列出驅(qū)動卡諾圖和輸出卡諾圖.00

00/001/001

00/010/011

10

00/010/101XQ1Q0××/×××/×nnQ1

Q0/Zn+1n+10000010011100101XQ1Q0nn××Z=XQ1nQnQn+1JK000110110110

××××000

0010

1111001XQ1Q0nn××J1=XQ0n××Q1Q0nn000111101001X××

K1=X××××00010111100

001XQ1Q0nn××××J0=XQ1n0001111001XQ1Q0nn××××K0=1×11×

本例如選用D觸發(fā)器,對照狀態(tài)表和D觸發(fā)器的輸入表,可列出驅(qū)動卡諾圖和輸出卡諾圖.00

00/001/001

00/010/011

10

00/010/101XQ1Q0××/×××/×nnQ1

Q0/Zn+1n+1QnQn+1D000011100111000