黑龍江大學(xué)《數(shù)字集成電路設(shè)計》2021-2022學(xué)年期末試卷

學(xué)校________________班級____________姓名____________考場____________準(zhǔn)考證號學(xué)校________________班級____________姓名____________考場____________準(zhǔn)考證號…………密…………封…………線…………內(nèi)…………不…………要…………答…………題…………第1頁，共3頁黑龍江大學(xué)

《數(shù)字集成電路設(shè)計》2021-2022學(xué)年期末試卷題號一二三總分得分一、單選題（本大題共20個小題，每小題2分，共40分．在每小題給出的四個選項中，只有一項是符合題目要求的．）1、已知一個邏輯函數(shù)F=A⊕B⊕C，若A=1，B=0，C=1，則F的值為？A.0B.1C.不確定D.以上都不對2、在數(shù)字邏輯設(shè)計中，若要將一個8位的二進(jìn)制數(shù)轉(zhuǎn)換為格雷碼，可通過依次：A.與相鄰位異或B.與相鄰位或C.與相鄰位與D.與相鄰位同或3、對于一個用卡諾圖化簡邏輯函數(shù)的問題，若函數(shù)包含4個變量，那么卡諾圖中最小項的個數(shù)是多少？A.8B.16C.32D.644、若一個PLA的與陣列有8個輸入變量，或陣列有4個輸出函數(shù)，則PLA的規(guī)模約為：A.8×4B.2^8×4C.8×2^4D.2^8×2^45、在數(shù)字電路中，能夠?qū)崿F(xiàn)將輸入的高、低電平編碼為二進(jìn)制代碼的電路是？A.優(yōu)先編碼器B.普通編碼器C.譯碼器D.數(shù)據(jù)選擇器6、數(shù)字邏輯中的觸發(fā)器可以存儲一位二進(jìn)制數(shù)據(jù)。一個JK觸發(fā)器，在時鐘上升沿到來時，根據(jù)輸入J和K的值確定輸出。如果J=1，K=1，時鐘上升沿到來后，輸出會怎樣變化？A.輸出會翻轉(zhuǎn)。B.輸出會保持不變。C.不確定。D.根據(jù)其他因素判斷。7、對于一個D觸發(fā)器，若要使其輸出在時鐘脈沖的下降沿發(fā)生變化，應(yīng)如何修改？A.無法實現(xiàn)B.增加一個反相器C.改變觸發(fā)器的結(jié)構(gòu)D.以上都不對8、若要實現(xiàn)一個能將4位二進(jìn)制數(shù)轉(zhuǎn)換為格雷碼的電路，以下哪種集成電路可能會被用到？A.加法器B.編碼器C.譯碼器D.數(shù)據(jù)選擇器9、在數(shù)字電路中，使用乘法器實現(xiàn)兩個4位二進(jìn)制數(shù)的乘法運算，其輸出結(jié)果是多少位？A.4B.8C.16D.3210、用卡諾圖化簡邏輯函數(shù)F(A,B,C,D)=∑m(0,2,8,10,12,14)，最簡與或表達(dá)式為？A.B+DB.A+CC.A'+C'D.B'+D'11、在組合邏輯電路設(shè)計中，要實現(xiàn)一個兩輸入異或邏輯功能，如果用與非門和或非門來實現(xiàn)，最少需要幾個門？A.3B.4C.5D.612、對于一個8位的串行加法器，完成一次加法運算所需的時間是并行加法器的：A.8倍B.1/8C.2倍D.1/213、已知一個數(shù)字系統(tǒng)的時鐘頻率為50MHz，要實現(xiàn)一個周期為40ns的信號，需要經(jīng)過幾級計數(shù)器分頻？A.2B.3C.4D.514、若一個ROM有10根地址線，8根數(shù)據(jù)線，則其存儲容量為：A.10×8位B.2^10×8位C.10×2^8位D.2^10×2^8位15、在數(shù)字邏輯設(shè)計中，如何用卡諾圖化簡一個五變量的邏輯函數(shù)？A.將邏輯函數(shù)表示為卡諾圖中的方格，通過合并相鄰的方格化簡邏輯函數(shù)。B.將邏輯函數(shù)表示為卡諾圖中的線條，通過連接線條化簡邏輯函數(shù)。C.不確定。D.卡諾圖不能用于五變量邏輯函數(shù)的化簡。16、在數(shù)字電路中，若一個編碼器有8個輸入信號，需要用幾位二進(jìn)制代碼進(jìn)行編碼輸出？A.2位B.3位C.4位D.8位17、對于一個異步時序電路，其狀態(tài)轉(zhuǎn)換取決于什么？A.輸入信號和時鐘信號B.僅輸入信號C.僅時鐘信號D.以上都不是18、在數(shù)字邏輯中，若要將兩個8位二進(jìn)制數(shù)相減，并產(chǎn)生借位輸出，以下哪種組合邏輯門較為合適？A.異或門和與門B.同或門和或門C.與非門和或非門D.減法器和與門19、若一個D/A轉(zhuǎn)換器的分辨率為0.01V，滿量程輸出為10V，則其輸入數(shù)字量的位數(shù)至少為：A.8位B.10位C.12位D.16位20、在數(shù)字邏輯電路中，編碼器和譯碼器可以實現(xiàn)數(shù)字信號的編碼和解碼。一個4線-2線編碼器和一個2線-4線譯碼器連接在一起，當(dāng)編碼器輸入為特定值時，譯碼器的輸出會是什么？A.譯碼器的輸出會根據(jù)編碼器的輸入產(chǎn)生相應(yīng)的高電平輸出。B.譯碼器的輸出會根據(jù)編碼器的輸入產(chǎn)生相應(yīng)的低電平輸出。C.不確定。D.譯碼器的輸出與編碼器的輸入無關(guān)。二、簡答題（本大題共4個小題，共40分)1、（本題10分）詳細(xì)闡述如何用邏輯門實現(xiàn)一個比較器的級聯(lián)，實現(xiàn)多個數(shù)的排序。2、（本題10分）深入解釋在移位寄存器的串并轉(zhuǎn)換應(yīng)用中，如何實現(xiàn)數(shù)據(jù)的串行輸入并行輸出和并行輸入串行輸出。3、（本題10分）說明在數(shù)字系統(tǒng)中如何進(jìn)行存儲器的地址譯碼，以實現(xiàn)正確的存儲訪問。4、（本題10分）詳細(xì)闡述在移位寄存器的工作原理中，左移、右移和并行輸